izpis_h1_title_alt

Testiranje naprave za zbiranje blokirnih signalov
BOGATAJ, JANKO (Avtor), Žemva, Andrej (Mentor) Več o mentorju... Povezava se odpre v novem oknu

.pdfPDF - Predstavitvena datoteka, prenos (3,20 MB)

Izvleček
Simulator za testiranje naprave, ki zbira blokirne signale, je narejen v dveh izvedbah. Prva izvedba omogoča testiranje naprave na avtomatiziran način, druga pa na ročni način. Zgradba in delovanje teh dveh verzij je zelo podobna. Največjo razliko občuti uporabnik, ki uporablja uporabniški vmesnik oziroma čelno ploščo simulatorja. Napravo, ki jo želimo testirati, je potrebno priključiti na simulator preko vhodno-izhodnih priključkov FPGA kartice simulatorja, serijski port naprave pa na kontroler, kjer poteka programski del simulatorja. Simulator je implementiran v programskem okolju LabVIEW. Kako bo potekalo avtomatsko testiranje, je določeno v simulacijski datoteki, ki jo operater izbere pred pričetkom simulacije. Simulator je sposoben generirati signale štirih vrst: visok logični nivo, nizek logični nivo, viski pulz, nizek pulz. Razdeljen je na dva dela. Programski del in FPGA del.

Jezik:Slovenski jezik
Ključne besede:testirana naprava, simulator, simulacijska datoteka, LabVIEW, FPGA, SET signali, CHECK signali, Time Out
Vrsta gradiva:Diplomsko delo/naloga (mb11)
Organizacija:FE - Fakulteta za elektrotehniko
Leto izida:2014
Število ogledov:838
Število prenosov:206
Metapodatki:XML RDF-CHPDL DC-XML DC-RDF
 
Skupna ocena:(0 glasov)
Vaša ocena:Ocenjevanje je dovoljeno samo prijavljenim uporabnikom.
:
Objavi na:AddThis
AddThis uporablja piškotke, za katere potrebujemo vaše privoljenje.
Uredi privoljenje...

Sekundarni jezik

Jezik:Angleški jezik
Naslov:Testing of the interlock collector device
Izvleček:
The purpose of simulator which I made is to generate signals for interlock collector device. Interlock collector device is a device which we want to test. A simulator has two versions. First version enables automated simulations and the second version enables manual simulations. Both versions have similar construction and features. The biggest difference is at the front panel. Tested device is connected on simulator through I/O connector of FPGA card and through serial port. Simulator is implemented with National Instruments software called LabVIEW. We must prepare simulation file before start automated simulation. Simulator can generate four different signals: high pulse, low pulse, high level, low level. Simulator is implemented in two parts. Software and hardware.

Ključne besede:tested device, simulator, simulation file, LabVIEW, FPGA, SET signals, CHECK signals, Time Out

Podobna dela

Podobna dela v RUL:
Podobna dela v drugih slovenskih zbirkah:

Komentarji

Dodaj komentar

Za komentiranje se morate prijaviti.

Komentarji (0)
0 - 0 / 0
 
Ni komentarjev!

Nazaj