izpis_h1_title_alt

A binary neural network on an FPGA
LANGERHOLC, KLARA (Avtor), Lotrič, Uroš (Mentor) Več o mentorju... Povezava se odpre v novem oknu, Seog Han, Dong (Komentor)

.pdfPDF - Predstavitvena datoteka, prenos (1,42 MB)
MD5: 8E309D43E45A0DF15EA6AFE338D93284

Izvleček
In recent years, the performance of convolutional neural networks has been increasing rapidly. But higher performance brings higher computational and memory costs. Research has shown that good accuracy can be achieved even when operands are constrained to only one or two bits. The purpose of this work is to implement a binary neural network with operands constrained to one bit on a field-programmable gate array. The computations in binary neural networks are mostly binary, while the weights require very little memory, making them ideal for hardware implementation. The implemented network was tested on MIO-TCD database, while the implementation was mostly focused on resource consumption and speed.

Jezik:Angleški jezik
Ključne besede:binary neural network, FPGA, Verilog, ZedBoard
Vrsta gradiva:Diplomsko delo/naloga (mb11)
Organizacija:FRI - Fakulteta za računalništvo in informatiko
Leto izida:2020
COBISS.SI-ID:32142083 Povezava se odpre v novem oknu
Število ogledov:213
Število prenosov:125
Metapodatki:XML RDF-CHPDL DC-XML DC-RDF
 
Skupna ocena:(0 glasov)
Vaša ocena:Ocenjevanje je dovoljeno samo prijavljenim uporabnikom.
:
Objavi na:AddThis
AddThis uporablja piškotke, za katere potrebujemo vaše privoljenje.
Uredi privoljenje...

Sekundarni jezik

Jezik:Slovenski jezik
Naslov:Binarna nevronska mreža na programirljivem vezju FPGA
Izvleček:
V zadnjih letih se zmogljivosti konvolucijskih nevronskih mrež neprestano povečujejo. Vendar pa se z zmogljivostjo povečuje tudi kompleksnost mrež in s tem poraba računskih virov in virov za shranjevanje uteži. Raziskave so pokazale, da je pri mnogih problemih zadovoljivo delovanje nevronskih mrež doseženo tudi z le enobitnimi ali dvobitnimi operandi. V tem delu smo binarno konvolucijsko mrežo implementirali na reprogramirljivem vezju FPGA. Računske operacije v binarnih mrežah so večinoma binarne, za shranjevanje uteži pa se potrebuje malo prostora, kar jih naredi idealne za implementacijo v strojni opremi. Implementirano mrežo smo testirali na bazi slik MIO-TCD, pri imlementaciji pa smo bili pozorni predvsem na porabo virov in hitrost izvedbe.

Ključne besede:binarna nevronska mreža, FPGA, Verilog, ZedBoard

Podobna dela

Podobna dela v RUL:
Podobna dela v drugih slovenskih zbirkah:

Komentarji

Dodaj komentar

Za komentiranje se morate prijaviti.

Komentarji (0)
0 - 0 / 0
 
Ni komentarjev!

Nazaj