Vodenje močnostnega pretvornika z FPGA modulom na platformi MyRIO-1900

ŠTER, TIN (avtor), Rihar, Andraž (mentor)

Magistrsko delo opisuje zasnovo in razvoj algoritma za generiranje krmilnih signalov s pomočjo pulzno širinske modulacije (PŠM) na modulu FPGA razvojne platforme myRIO-1900 v programu LabVIEW. Poudarek je bil na odkrivanju zmogljivosti in funkcionalnosti FPGA vezja s pomočjo LabVIEW FPGA Module in na praktičnem preizkusu izdelanega algoritma. Krmilni signali so bili uporabljeni za vodenje sinhronega dvovejnega (prepletenega) pretvornika navzdol. Predstavljena je tudi zasnova in implementacija sinhronega vzorčenja vejnih tokov z namenom, da bi pripravili vse nastavke za implementacijo regulacijskega algoritma. Tiskano vezje pretvornika z že nameščenimi merilniki omogoča zajem vhodne in izhodne napetosti, vejnih tokov ter izhodnega toka, tako da za uvedbo regulacije ni potrebna nobena zunanja naprava oziroma dodatni senzorji. Tudi grafični uporabniški vmesnik v programu LabVIEW je zasnovan tako, da uporabniku daje poglobljen vpogled v ozadje izvajanja in mu hkrati omogoča nadzor nad čim več parametri PŠM signalov. V uvodnem delu sta opisana razvojna platforma myRIO in FPGA vezje, prav tako so podani osnovni principi PŠM in je predstavljena izbrana topologija pretvornika. Nato sledi opis tiskanega vezja pretvornika in kratek opis programske kode, pripravljene v programu LabVIEW. Na koncu so predstavljeni rezultati testiranj algoritma za generiranje PŠM, meritve pretvornika v različnih delovnih točkah in sinhronizirane meritve tokov. V okviru razprave so podani komentarji ključnih rezultatov, predstavljene pa so tudi smernice za morebitno nadgradnjo in optimizacijo programske rešitve.

• Jezik: Slovenski jezik
• Ključne besede: FPGA, myRIO, pretvornik navzdol, pulzno širinska modulacija, sinhroni zajem
• Vrsta gradiva: Magistrsko delo/naloga
• Tipologija: 2.09 - Magistrsko delo
• Organizacija: FE - Fakulteta za elektrotehniko
• Leto izida: 2025
• PID: 20.500.12556/RUL-175288
• COBISS.SI-ID: 258116867
• Datum objave v RUL: 23.10.2025

Sekundarni jezik

• Jezik: Angleški jezik
• Naslov: Power converter control with the FPGA module of MyRIO-1900 platform

Izvleček

The master's thesis describes the design and development of an algorithm for generating gate signals using pulse-width modulation (PWM) on the FPGA module of the myRIO-1900 platform. The emphasis was placed on discovering the capabilities and functionalities of the FPGA circuit using the LabVIEW FPGA Module and practical testing of the developed algorithm. The signals were used to control a synchronous two-leg interleaved buck converter. In addition the design and implementation of an algorithm for synchronous acquisition of currents in each leg is presented with the aim of preparing all prerequisites for the implementation of closed-loop control. The converter's circuit board has embedded sensors that enable measurements of input and output voltages, leg currents, and output current, therefore no external devices or additional sensors are required for implementation of closed-loop control. The graphical user interface, designed in LabVIEW program environment, provides the user with an in-depth insight into the background of the algorithm behaviour and, simulatenously, allows them to control as many PWM signal parameters as possible. The introductory section describes the myRIO microcontroller and the FPGA circuit, presents the basic PWM principles, and demonstrates the selected converter topology. This is followed by a description of the converter's printed circuit board and a brief presentation of the program code prepared in LabVIEW. Finally, the test results of the PWM algorithm, measurements of the power electronics converter under different operating conditions, and synchronous current measurements are provided. The discussion includes comments on the given results, as well as guidelines for possible upgrades and further program optimization.

• Ključne besede: FPGA, myRIO, buck converter, pulse-width modulation, synchronous acquisition