Razvoj pospeševalnikov za nevronske mreže v vezju FPGA

Špeh, Aleš (avtor), Pilipović, Ratko (mentor)

V diplomski nalogi je predstavljena raziskava razvoja in implementacije pospeševalnikov nevronskih mrež na FPGA ploščah, pri čemer je posebej izpostavljena uporaba odprtokodnega orodja hls4ml. Proučeni so osnovni koncepti nevronskih mrež, arhitektura FPGA ter metode optimizacije, kot so kvantizacija, redčenje uteži (pruning) in parameter faktor ponovne uporabe, ki omogočajo zmanjšanje porabe virov in energije. Kot praktični primer je implementirana konvolucijska nevronska mreža za klasifikacijo slik iz podatkovne baze MNIST na razvojni plošči PYNQ-Z1. Rezultati kažejo, da implementacija na FPGA omogoča visoko prepustnost (938 slik/s) in nizko latenco (0,508 ms), hkrati pa ohranja visoko klasifikacijsko natančnost (96,6\%). Naloga prikazuje celoten postopek, od treniranja modela v Python okolju, prevoda v HLS projekt s hls4ml, do implementacije in izvajanja na strojni opremi.

• Jezik: Slovenski jezik
• Ključne besede: hls4ml, FPGA, strojno učenje
• Vrsta gradiva: Diplomsko delo/naloga
• Tipologija: 2.11 - Diplomsko delo
• Organizacija: FRI - Fakulteta za računalništvo in informatiko
• Leto izida: 2025
• PID: 20.500.12556/RUL-172689
• COBISS.SI-ID: 249725699
• Datum objave v RUL: 10.09.2025

Sekundarni jezik

• Jezik: Angleški jezik
• Naslov: Development of FPGA-based accelerators for neural networks

Izvleček

This thesis presents the development and implementation of neural network accelerators on FPGA boards, with a particular focus on the open-source hls4ml tool. The work covers fundamental concepts of neural networks, FPGA architecture, and optimization techniques such as quantization, weight pruning, and reuse factor, which reduce resource utilization and energy consumption. As a practical example, a convolutional neural network for classifying images from the MNIST dataset was implemented on the PYNQ-Z1 development board. Results demonstrate that the FPGA implementation achieves high throughput (938 images/s) and low latency (0.508 ms) while maintaining high classification accuracy (96.6\%). The thesis illustrates the complete workflow, from training the model in Python, converting it into an HLS project with hls4ml, to implementing and executing it on hardware.

• Ključne besede: hls4ml, FPGA, machine learning