izpis_h1_title_alt

Implementacija nevronske mreže v vezju SoC FPGA
ID Marolt, Blaž (Avtor), ID Šter, Branko (Mentor) Več o mentorju... Povezava se odpre v novem oknu

.pdfPDF - Predstavitvena datoteka, prenos (1,92 MB)
MD5: 4275B4CED5B32A23DA20B45ED62AD792

Izvleček
V magistrskem delu smo implementirali nevronsko mrežo, sposobno uče\-nja z algoritmom vzvratnega razširjanja napake v programirljivem vezju FPGA. Delovanje nevronske mreže smo testirali na razvojni ploščici Zybo podjetja Digilent. Uporabljena razvojna ploščica vsebuje integrirano vezje Zynq-7000, ki poleg FPGA-dela vsebuje tudi procesor, ki smo ga uporabili za nadzor delovanja nevronske mreže in prenašanje podatkov učne množice. Nevronska mreža lahko izkorišča visoko stopnjo paralelnosti, saj izračuna celotno plast nevronov hkrati. Analizirali smo porabo virov in hitrost delovanja nevronske mreže ter komunikacije med FPGA in procesorskim delom. Slabost omenjenega pristopa je v relativno visoki porabi virov.

Jezik:Slovenski jezik
Ključne besede:Nevronska mreža, FPGA, Sistem na čipu
Vrsta gradiva:Magistrsko delo/naloga
Tipologija:2.09 - Magistrsko delo
Organizacija:FRI - Fakulteta za računalništvo in informatiko
Leto izida:2021
PID:20.500.12556/RUL-131088 Povezava se odpre v novem oknu
COBISS.SI-ID:80889603 Povezava se odpre v novem oknu
Datum objave v RUL:22.09.2021
Število ogledov:1324
Število prenosov:438
Metapodatki:XML DC-XML DC-RDF
:
Kopiraj citat
Objavi na:Bookmark and Share

Sekundarni jezik

Jezik:Angleški jezik
Naslov:Neural network implementation in a SoC FPGA circuit
Izvleček:
In the master's thesis, we implemented a neural network capable of learning with the backpropagation algorithm in an FPGA integrated circuit. The neural network was tested on a Zybo development board from Digilent. In addition to the FPGA part, integrated circuit Zynq-7000 also contains a processor, which we used to control the neural network and to load the training data. The neural network can take advantage of a high level of parallelism, due to processing of the entire layer of neurons simultaneously. We analyzed the resource consumption and speed of the neural network operation, as well as the communications between the FPGA and the processor part. The disadvantage of this approach is a relatively high consumption of resources.

Ključne besede:Neural network, FPGA, System on chip

Podobna dela

Podobna dela v RUL:
Podobna dela v drugih slovenskih zbirkah:

Nazaj