Towards smaller single-point failure-resilient analog circuits by use of a genetic algorithm

Rojec, Žiga (author)

Failure-resilient analog circuits are difficult to design, but artificial intelligence can help crawl the topology solution space. Us-ing evolutionary computation-based topology synthesis we evolve analog arcus tangent computational circuits, resilient to any rectifying diode or resistor high-impedance single failure or removal. We encode analog circuit topologies as individuals with an upper-triangular incident matrix. Circuits are evolved using a combined technique utilizing parts of NSGA-II and PSADE, based on a special three-dimensional robustness function. We show that topology size for a failure-resilient circuit can be classes smaller than hand-made component-redundancy-based solutions. Our best failure-resilient topology comprises six diodes, three resistors, and a voltage offset source.

• Language: English
• Keywords: analog circuits, analog circuit synthesis, circuit optimization, failure-resilience, circuit robustness
• Work type: Article
• Typology: 1.01 - Original Scientific Article
• Organization: FE - Faculty of Electrical Engineering
• Publication status: Published
• Publication version: Version of Record
• Year: 2023
• Number of pages: Str. 103-117
• Numbering: Vol. 53, no. 2
• PID: 20.500.12556/RUL-159756
• UDC: 621.3.049.7
• ISSN on article: 0352-9045
• DOI: 10.33180/InfMIDEM2023.205
• COBISS.SI-ID: 192963843
• Publication date in RUL: 23.07.2024

Record is a part of a journal

• Title: Informacije MIDEM : časopis za mikroelektroniko, elektronske sestavne dele in materiale
• Shortened title: Inf. MIDEM
• Publisher: Strokovno društvo za mikroelektroniko, elektronske sestavne dele in materiale
• ISSN: 0352-9045
• COBISS.SI-ID: 1220612

Licences

• License: CC BY 4.0, Creative Commons Attribution 4.0 International
• Link: http://creativecommons.org/licenses/by/4.0/
• Description: This is the standard Creative Commons license that gives others maximum freedom to do what they want with the work as long as they credit the author.

Secondary language

• Language: Slovenian
• Title: Manjšanje analognih vezij odpornih na odpoved poljubne komponente z uporabo genetskega algoritma

Abstract

Analogna vezja, ki so odporna na napake, je težko načrtovati. Pri prečesavanju prostora možnih topologij lahko pomaga umetna inteligenca. Z sintezo topologij, temelječi na evolucijskem algoritmu, smo razvili analogno računsko vezje za inverzni tangens, ki je odporno na visokoimpedančno okvaro posamezne komponente (diode ali upora) ali njene odstranitve. Topologija analognega vezja je v algoritmu zapisana v obliki zgornje-trikotne vpadne matrike. Vezja razvijemo z uporabo kombinirane metode z uporabo večkriterijskega optimizacijskega algoritma NSGA-II in PSADE, kjer je za usmerjanje sinteze razvita posebna tri-kriterijska funkcija robustnosti. V članku prikazujemo kako zmanjšati velikost topologije, odporne na odpoved komponente, na razrede manjšo velikost od ročno izdelanih robustnih topologij, ki temeljijo na redundanci posameznih komponent. Naš najboljši rezultat je analogno računsko vezje za inverzni tangens, ki je sestavljeno iz šestih diod, treh uporov in odmičnega napetostnega vira.

• Keywords: analogna vezja, sinteza analognih vezij, optimizacija vezij, odpornost na napake, robustnost vezij

Projects

• Funder: ARIS - Slovenian Research and Innovation Agency
• Project number: P2-0246
• Name: ICT4QoL - Informacijsko komunikacijske tehnologije za kakovostno življenje