1 - 1 / 1 1 |
1. Strojna izvedba zajemanja podatkov za gradnjo histograma v realnem času Rok Pustoslemšek, 2012, undergraduate thesis Keywords: računalništvo, FPGA, VHDL, hitri AD pretvornik, histogram, načrtovanje arhitekture, realni čas, univerzitetni študij, diplomske naloge |