FPGA implementacija dvožičnih asinhronih vezij

Nadrag, Gal (avtor), Sešek, Aleksander (mentor)

V magistrskem delu obravnavamo asinhrona sekvenčna vezja in njihovo implementacijo na FPGA vezijh. Povzamemo teoretično ozadje asinhronih vezij ter modele, ki jih uporabljamo, da zagotovimo pravilno delovanje takšnih vezij. Nato opišemo principe zasnove asinhronih vezij. Naštejemo in analiziramo različne načine asinhronega prenosa in procesiranja podatkov. Razložimo tudi razlike v visoko-nivojskem opisu asinhronih in sinhronih vezij ter omejitve, ki jih moramo upoštevati, da naša vezja delujejo kakor si želimo. Opišemo tudi različne načine implementacije asinhronih vezij, kjer se podrobno posvetimo implementaciji v FPGA. Kot del magistrskega dela smo izdelali knjižnico za izdelavo asinhronih vezij v FPGA. Knjižnica vsebuje raznovrstne gradnike s katerimi lahko izdelamo poljubna asinhrona vezja. Poudarek je prenosljivost na različna FPGA vezja, zato uporabimo minimalno število komponent, ki so specifične določenim FPGA. Knjižnica deluje popolnoma brez časovnih predpostavk in brez ročnega postavljanja gradnikov. Prikažemo tudi meritve različnih asinhronih vezij realiziranih na FPGA, izdelanih z uporabo naše knjižnice. Uporabimo nabor vezij različnih kompleksnosti, da analiziramo prednosti in slabosti različnih izvedb asinhronih vezij v FPGA in jih primerjamo z enakovrednimi sinhronimi vezij. Asinhrona vezja implementirana v FPGA delujejo zanesljivo in dosežejo efektivne frekvence do 45MHz. Zasedejo znatno več prostora in so znatno počasnejša od enakovrednih sinhronih vezij.

• Jezik: Slovenski jezik
• Ključne besede: Asinhrona logika, Digitalna logika, FPGA
• Vrsta gradiva: Magistrsko delo/naloga
• Organizacija: FE - Fakulteta za elektrotehniko
• Leto izida: 2023
• PID: 20.500.12556/RUL-151636
• COBISS.SI-ID: 181023491
• Datum objave v RUL: 13.10.2023

Sekundarni jezik

• Jezik: Angleški jezik
• Naslov: Two wire asynchronous circuits implementation in FPGA

Izvleček

In the master’s thesis, we discuss asynchronous sequential circuits and their implementation on FPGA. We summarize the theoretical background of asynchronous circuits and models used to ensure their correct operation. Then asynchronous circuit design principles are described and various methods of asynchronous data transmission and processing are listed and analized. We also explain the differences in the high level asynchronous and synchronous circuits descriptions and the limitations which must be considered. We also describe various asynchronous circuits implementations, where the focus is implementation on FPGA. As part of the master’s thesis, a FPGA asynchronous circuits design library was established. It contains a variety of building blocks with which we can set up arbitrary asynchronous circuits. The library emphasis is portability to various FPGAs, so minimal number of vendor specific components can be used. The library works without any time assumptions and without manual placement. Additionaly a various asynchronous circuits on FPGA, made using our library, were measured. Circuits with different complexities were analyzed and different implementation styles advantages and disadvantages were highlited. Asynchronous circuits implemented on FPGA work reliably and achieve effective frequencies up to 45MHz. They occupy significantly more area and are significantly slower than their synchronous equivalents.

• Ključne besede: Asynchronous logic, Digital logic, FPGA