Implementacija procesorja po specifikaciji RISC-V v vezju FPGA

TIŠLER, MITJA (author), Bulić, Patricio (mentor)

Večina danes najbolj uporabljanih ukaznih arhitektur je lastniških, kar predstavlja oviro za njihovo uporabo v znanosti, raziskavah in izobraževanju. Poleg tega te arhitekture zaradi združljivosti z njihovimi preteklimi različicami niso optimalne. RISC-V je za razliko od teh odprtokodna ukazna arhitektura in je zasnovana modularno, z obvezno uporabo ene od štirih baznih različic in z opcijskimi razširitvami. V diplomskem delu smo procesor s to ukazno arhitekturo opisali v strojno-opisnem jeziku VHDL in implementirali v vezju FPGA, pojasnili razloge za izbrane načrtovalske odločitve ter preizkusili zmogljivost implementacije. Procesor je možno programirati prek vmesnika UART, medtem ko vsebino programsko dostopnih registrov prikazujemo na zaslonu s pomočjo krmilnika VGA.

• Language: Slovenian
• Keywords: RISC-V, FPGA, digitalno načrtovanje, VHDL
• Work type: Bachelor thesis/paper
• Typology: 2.11 - Undergraduate Thesis
• Organization: FRI - Faculty of Computer and Information Science
• Year: 2023
• PID: 20.500.12556/RUL-146304
• COBISS.SI-ID: 153493251
• Publication date in RUL: 23.05.2023

Secondary language

• Language: English
• Title: Implementation of RISC-V processor in FPGA

Abstract

Most commonly used instruction set architectures are proprietary, which prevents them from being used in science, research and education. These architectures are also not optimal, because of compatibility issues. RISC-V is on the other hand, modular open-source instruction set architecture, with compulsory use of one of four base instruction set variants and with optional extensions. As part of the diploma thesis, we specified FPGA configuration of RISC-V based processor in VHDL, explained design choices and tested developed specification on the FPGA board. Programs can be loaded to processor over UART, while content of the general purpose registers can be shown on the VGA display.

• Keywords: RISC-V, FPGA, digital design, VHDL