<?xml version="1.0" encoding="utf-8"?>
<Gradivo ID="85495" NadgradivoID="0" NRID="9170052" OceID="0" DomainUrl="https://repozitorij.uni-lj.si/" IzpisPolniUrl="https://repozitorij.uni-lj.si/IzpisGradiva.php?lang=slv&amp;id=85495" StOgledov="2834" StPrenosov="585" StOcen="0" VsotaOcen="0" DatumIzvoza="2026-09-25 23:17:20" OcenaSkupna="0" StPodgradiv="0" StudijskiProgramEvsID="1000468" JeIndeksirano="0" JeVecAvtorjev="0" DovoliZahtevkeZaDostop="0">
  <PID Url="http://hdl.handle.net/20.500.12556/RUL-85495">20.500.12556/RUL-85495</PID>
  <Naslov>Načrtovanje vgrajenih sistemov na čipu Xilinx Zynq</Naslov>
  <Podnaslov></Podnaslov>
  <TujJezik_Naslov>Embedded System Design on Xilinx Zynq</TujJezik_Naslov>
  <TujJezik_Podnaslov></TujJezik_Podnaslov>
  <Opis>V delu predstavimo programabilni sistem na čipu Xilinx Zynq in delo z njim. Pregledamo področja, na katerih se ga zaradi svojih značilnosti uporablja in opišemo motivacijo za njegovo izbiro pri implementaciji vgrajenih sistemov. Primerjamo ga z drugimi čipi. Natančneje opišemo njegovo dvodelno zgradbo in njegove posamezne gradnike v vsakem delu posebej. Nato pokažemo, kako jih uporabljati na primeru načrtovanja vgrajenega sistema, ki zajema zvok prek mikrofona ali linijskega vhoda, določi njegovo frekvenco in zna predvajati sintetizirane kitarske tone. Sistem implementiramo in skozi opis njegovega načrtovanja in implementacije prikažemo različne vidike dela s čipom.</Opis>
  <TujJezik_Opis>In the thesis we introduce the concept of programmable System-on-Chip (SoC) and continue with a representative SoC device Xilinx Zynq. We compare it with other FPGA and embedded systems devices and introduce its pros. Next we describe its two-part structure and list the elements of each of the two parts. Then we describe the more important ones a bit more precisely. In the second part we show how to design an embedded system on the chip and describe tools and techniques used.</TujJezik_Opis>
  <KljucneBesede>
    <Beseda>sistem na čipu</Beseda>
    <Beseda>Xilinx Zynq</Beseda>
    <Beseda>FPGA</Beseda>
    <Beseda>AXI</Beseda>
    <Beseda>Vivado</Beseda>
  </KljucneBesede>
  <TujJezik_KljucneBesede>
    <Beseda>System-on-Chip</Beseda>
    <Beseda>Xilinx Zynq</Beseda>
    <Beseda>FPGA</Beseda>
    <Beseda>AXI</Beseda>
    <Beseda>Vivado</Beseda>
  </TujJezik_KljucneBesede>
  <Potrjeno>true</Potrjeno>
  <JeZaklenjeno>false</JeZaklenjeno>
  <JeRecenzirano>false</JeRecenzirano>
  <Zaloznik></Zaloznik>
  <Izvor></Izvor>
  <Jezik ID="1060" ISO639-3="slv">Slovenski jezik</Jezik>
  <TujJezik ID="1033" ISO639-3="eng">Angleški jezik</TujJezik>
  <Povezave></Povezave>
  <Pokrivanje></Pokrivanje>
  <CasovnoPokritje></CasovnoPokritje>
  <AvtorskePravice></AvtorskePravice>
  <VrstaGradiva ID="mb11" DRIVER="info:eu-repo/semantics/bachelorThesis">Diplomsko delo/naloga</VrstaGradiva>
  <DatumVstavljanja>2016-09-15 14:25:01</DatumVstavljanja>
  <DatumObjave>2016-09-15 14:25:03</DatumObjave>
  <DatumSpremembe>2022-08-09 08:56:01</DatumSpremembe>
  <DatumTrajnegaHranjenja>0000-00-00 00:00:00</DatumTrajnegaHranjenja>
  <LetoIzida>2016</LetoIzida>
  <LetoIzidaDo>0</LetoIzidaDo>
  <KrajIzida></KrajIzida>
  <LetoIzvedbe>0</LetoIzvedbe>
  <KrajIzvedbe></KrajIzvedbe>
  <Opomba></Opomba>
  <StStrani></StStrani>
  <StevilcenjeNivo1></StevilcenjeNivo1>
  <StevilcenjeNivo2></StevilcenjeNivo2>
  <Kronologija></Kronologija>
  <Patent_Stevilka></Patent_Stevilka>
  <Patent_DatumVeljavnosti>0000-00-00</Patent_DatumVeljavnosti>
  <VerzijaDokumenta>NiDoloceno</VerzijaDokumenta>
  <StatusObjaveDrugje>NiDoloceno</StatusObjaveDrugje>
  <VrstaStroskaObjave>NiDoloceno</VrstaStroskaObjave>
  <DatumPoslanoVRecenzijo>0000-00-00</DatumPoslanoVRecenzijo>
  <DatumSprejetjaClanka>0000-00-00</DatumSprejetjaClanka>
  <DatumObjaveClanka>0000-00-00</DatumObjaveClanka>
  <EmbargoDo>1970-01-01</EmbargoDo>
  <VrstaEmbarga ID="1" Naziv="Takojšnja javna objava" OpenAIREDostop="openAccess"></VrstaEmbarga>
  <Osebe>
    <Oseba ID="65424" Ime="LUKA" Priimek="PIRNAT" AltIme="" VlogaID="70" VlogaNaziv="Avtor" ConorID="" Afiliacija="" ArrsID="0" ORCID=""></Oseba>
    <Oseba ID="23748" Ime="Patricio" Priimek="Bulić" AltIme="P. Bulić" VlogaID="991" VlogaNaziv="Mentor" ConorID="4825187" Afiliacija="" ArrsID="19515" ORCID=""></Oseba>
  </Osebe>
  <Identifikatorji>
    <Identifikator ID="16" Sifra="VisID" Naziv="VisID" URL="">18503</Identifikator>
  </Identifikatorji>
  <Datoteke>
    <Datoteka ID="88613" DatotekaNRID="8978062" NamenDatotekeID="2" NamenDatoteke="Predstavitvena datoteka" FormatDatotekeID="2" FormatDatoteke=".pdf" MIME="application/pdf" IkonaFormata="pdf.png" IkonaFormataPolniUrl="https://repozitorij.uni-lj.si/teme/rulDev/img/fileTypes/pdf.png" VelikostDatoteke="4676109" VelikostDatotekeKratko="4,46 MB" DatumVstavljanja="2016-09-15 14:25:05" JeZbrisana="false" JeJavnoVidna="true" JeIndeksirana="true" JeVidno="true" VidnoOd="01.01.1970" Zaporedje="0">
      <Naziv>Pirnat_Luka_-_Nacrtovanje_vgrajenih_sistemov_na_cipu_Xilinx_Zynq.pdf</Naziv>
      <OrgNaziv>Pirnat_Luka_-_Nacrtovanje_vgrajenih_sistemov_na_cipu_Xilinx_Zynq.pdf</OrgNaziv>
      <URL></URL>
      <Opis></Opis>
      <OpisTujJezik></OpisTujJezik>
      <UrlObdelave></UrlObdelave>
      <FrekvencaAzuriranjaID>1</FrekvencaAzuriranjaID>
      <Verzija></Verzija>
      <MD5>F34400D3490311E1479304E21602C264</MD5>
      <SHA256>b539f9702d3ab13e2fc2ee2c9195bb3df4133ffdc1901265c4b11974f9b8010b</SHA256>
      <UUID>fb87adf3-a1b0-11eb-a523-00155dcfd717</UUID>
      <PID>20.500.12556/rul/71da8cdf-8493-453a-9072-f2672d1b78a7</PID>
      <PrenosPolniUrl>https://repozitorij.uni-lj.si/Dokument.php?lang=slv&amp;id=88613</PrenosPolniUrl>
      <Vsebine>
        <Vsebina TipVsebine="GoloBesedilo" JezikID="1060" Oznaka="" Dolzina="67933"></Vsebina>
      </Vsebine>
    </Datoteka>
  </Datoteke>
  <Organizacije>
    <Organizacija OrganizacijaID="25" Kratica="FRI" ZavodEvsID="0000066" Logo="" LogoPolniUrl="https://repozitorij.uni-lj.si/teme/rulDev/img/logo/">Fakulteta za računalništvo in informatiko</Organizacija>
  </Organizacije>
  <OrganizacijeVira>
  </OrganizacijeVira>
  <MetodeZbiranjaPodatkov>
  </MetodeZbiranjaPodatkov>
  <TipologijaDela ID="0" Koda="0" Naziv="Ni določena" SchemaOrg="CreativeWork"></TipologijaDela>
  <Ostalo>
    <StIrodsDatotek>0</StIrodsDatotek>
    <StDatotekPodTrajnimEmbargom>0</StDatotekPodTrajnimEmbargom>
    <StDatotekZOmejenimDostopom>0</StDatotekZOmejenimDostopom>
  </Ostalo>
</Gradivo>
