20.500.12556/RUL-84940 Cevovodni procesor HIP v vezju FPGA z okoljem za razhroščevanje The pipelined HIP processor in FPGA with the debugging environment Diplomska naloga obsega implementacijo cevovodne centralne procesne enote imenovane hipotetični procesor (HIP), narejen po principih opisanih v knjigi [1]. Vsebuje logiko za premoščanje, seštevalnik števil zapisanih v plavajoči vejici. Dodan ima ukazni in podatkovni predpomnilnik. Preko razhroščevalne enote je mogoče brati vse splošnonamenske in vmesne registre v cevovodu HIP ter tako spremljati izvajanje poteka prevedenega programa. HIP se izvaja na FPGA čipu na razvojni ploščici Spartan 3E, kjer se nahaja podporno vezje za nadzor in komunikacijo. Zunanji program, napisan v Javi, je možno pognati na različnih operacijskih sistemih. V razhroščevalniku je možno pisati program v zbirnem jeziku. Vsebuje prevajalnik iz zbirnega v strojni jezik. Strojno kodo poganja tako, da v razhroščevalno enoto v HIP pošilja ukaze in podatke, ki so potrebni za izvajanje. Pri izvajanju se vsako urino periodo prebere vsebina registrov v CPE. Vidna je tudi vsebina glavnega pomnilnika in predpomnilnika. This thesis describes the implementation of a central processing unit with pipeline called Hypothetical processor (HIP), which is described in book [1]. It contains logic for data forwarding, an adder for floating point numbers and it has an instruction and data cache. Through the debug unit it is possible to read from and write to all general and to other registers in the HIP pipeline and therefore monitor the flow of the compiled program. HIP runs in the FPGA chip on the Spartan 3E development board where supporting logic for monitoring is present. The external program written in Java runs on different operating systems. The monitoring program contains a text editor where it is possible to write in the assembler language. It also contains a compiler which translates an assembler code to HIP machine code. Operations and data are sent to the debug unit to HIP. Each clock cycle, the monitoring program reads the content of every register in the CPU. The content of the main memory and cache is seen too. HIP ANTLR VHDL zbirni jezik prevajalnik razčlenjevalnik razhroščevalnik FPGA HIP ANTLR VHDL assembler compiler parser debugger FPGA true false false Slovenski jezik Angleški jezik Diplomsko delo 2016-09-08 15:30:02 2016-09-08 15:30:03 2022-08-02 06:41:06 0000-00-00 00:00:00 2016 0 0 0000-00-00 NiDoloceno NiDoloceno NiDoloceno 0000-00-00 0000-00-00 0000-00-00 1970-01-01 18981 Lapajne_David_-_Cevovodni_procesor_HIP_v_vezju_FPGA_z_okoljem_za_razhroscevanje.pdf Lapajne_David_-_Cevovodni_procesor_HIP_v_vezju_FPGA_z_okoljem_za_razhroscevanje.pdf 1 F824EDDBFDFD83088EBAD317072D23A6 6f1b0420aa6c84afc09c09d63508a520328175cfcdbbe7c315663a8a26844d16 f006bd2d-a1b0-11eb-a523-00155dcfd717 20.500.12556/rul/39f9b7f7-0742-4124-a2a9-823958e22f92 https://repozitorij.uni-lj.si/Dokument.php?lang=slv&id=88058 Fakulteta za računalništvo in informatiko 0 0 0