20.500.12556/RUL-189977 Statični nadzornik navideznih strojev za procesorsko arhitekturo RISC-V Static virtual machine monitor for the RISC-V processor architecture V članku predstavimo razvoj in izvedbo nadzornika navideznih strojev za procesorsko arhitekturo RISC-V. Nadzornik omogoca statično razdelitev virov, pri kateri se procesorska jedra, pomnilnik in naprave navideznim strojem dodelijo ob zagonu, med delovanjem pa se ta dodelitev ne spreminja. Z ustrezno razdelitvijo virov zagotovimo medsebojno izolacijo navideznih strojev in predvidljivo delovanje, kar je kljucno pri varnostno kritičnih sistemih. Nadzornik uporablja razširitev za virtualizacijo in podpira dvostopenjsko preslikovanje naslovov, virtualizacijo serijskih naprav, emulacijo zunanjega prekinitvenega krmilnika ter paravirtualizacijo blocnih naprav prek razsvetljenega gonilnika. Delovanje smo preizkusili v emulatorju QEMU na platformi riscv64-virt v razlicnih konfiguracijah, vključno s sočasnim izvajanjem dveh navideznih strojev z operacijskim sistemom xv6, od katerih ima vsak svojo serijsko napravo, disk in emulirani prekinitveni krmilnik. We present the development and implementation of a virtual machine monitor (VMM) for the RISC-V processor architecture. The VMM enables static resource partitioning, where processor cores, memory, and devices are assigned to virtual machines at startup and remain fixed throughout operation. Such resource partitioning ensures mutual isolation between virtual machines and predictable behavior, which is essential for safety-critical systems. The VMM leverages the hardware virtualization extension and supports two-stage address translation, virtualization of serial devices, emulation of the external interrupt controller, and paravirtualization of block devices via an enlightened driver. We evaluate the VMM on the QEMU riscv64-virt platform across several configurations, including the concurrent execution of two virtual machines running the xv6 operating system, each with a dedicated serial device, disk, and emulated interrupt controller virtualizacija nadzornik navideznih strojev statična razdelitev virov RISC-V virtualization hypervisor static resource allocation RISC-V true false true Slovenski jezik Angleški jezik Članek v reviji 2026-10-19 14:36:35 2026-10-19 14:36:43 2026-10-21 03:33:51 0000-00-00 00:00:00 2026 0 0 Str. 171-178 št. 4 Letn. 93 2026 0000-00-00 Zaloznikova NiDoloceno NiDoloceno 0000-00-00 0000-00-00 2026-01-01 004.272.4:004.451.9 0013-5852 301549571 RAZ_Krizman_Marko_2026.pdf RAZ_Krizman_Marko_2026.pdf 1 ED963E74C1C9EC815C436D5FA80C6FDD 7063d66f4c5cfec6cb35517053e46f8bd240f24e2e0ae50360191965ae14d21c 90ed15d9-cbb9-11f1-8bc5-0050569b8976 https://repozitorij.uni-lj.si/Dokument.php?lang=slv&id=250910 https://ev.fe.uni-lj.si/4-2026/Krizman.pdf 0 a988face-cbb9-11f1-8bc5-0050569b8976 https://repozitorij.uni-lj.si/Dokument.php?lang=slv&id=250911 Fakulteta za elektrotehniko Elektrotehniški vestnik 0 0 0