20.500.12556/RUL-187051 Računsko intenzivne operacije na procesorjih z veliko predpomnilnika Computationally intensive operations on processors with large caches Sodobni procesorji so vse hitrejši, medtem ko rast hitrosti in pasovne širine pomnilnika zaostaja, kar predstavlja ozko grlo oziroma pomnilniški zid. Podjetje AMD je ta problem naslovilo s tehnologijo 3D V-Cache, ki z vertikalnim zlaganjem dodatnih plasti silicijevih rezin nad predpomnilnik L3 poveča njegovo kapaciteto. V diplomskem delu smo raziskali vpliv te tehnologije na zmogljivosti treh računsko intenzivnih algoritmov z različnimi vzorci dostopa do predpomnilnika: numeričnega reševanja Laplaceove 2D enačbe z Jacobijevo iteracijo, algoritma PageRank za obdelavo grafov ter algoritma urejanja s kopico. Algoritme, implementirane v jeziku C++, smo primerjali na dveh visokozmogljivih gručah, in sicer na gruči FRIDA z uporabo procesorja AMD EPYC 9684X ter na gruči Arnes HPC z uporabo procesorja AMD EPYC 9534, ki smo ju izbrali zaradi njune primerljive arhitekture in pripadnosti isti družini procesorjev. Rezultati kažejo, da je vpliv večjega predpomnilnika L3 odvisen predvsem od vzorca dostopa do pomnilnika in količine podatkov. Prednost procesorja s tehnologijo 3D V-Cache smo opazili pri vseh treh algoritmih, najbolj pa se je izrazila pri velikostih problemov, kjer večji predpomnilnik omogoča zadrževanje večjega dela aktivnih podatkov. Pri zelo majhnih ali zelo velikih količinah podatkov je bila prednost praviloma manj izrazita. Modern processors are becoming increasingly faster, while memory speed and bandwidth continue to lag behind, creating the so-called memory wall. AMD addresses this problem with 3D V-Cache technology, which increases L3 cache capacity by vertically stacking additional silicon layers above the cache. This thesis investigates the impact of this technology on the performance of three computationally intensive algorithms with different cache access patterns: numerical solution of the two-dimensional Laplace equation using Jacobi iteration, PageRank for graph processing, and heapsort. The C++ implementations were evaluated on two high-performance computing clusters: FRIDA, with an AMD EPYC 9684X processor, and Arnes HPC, with an AMD EPYC 9534 processor. These systems were selected because of their comparable architectures and membership in the same processor family. The results show that the benefit of a larger L3 cache depends mainly on memory access patterns and working-set size. The 3D V-Cache processor outperformed the other system for all three algorithms, with the largest gains for problem sizes whose active data fit more effectively in cache. For very small or very large working sets, the performance advantage was generally smaller. predpomnilnik tehnologija 3D V-Cache urejanje s kopico PageRank reševanje Laplaceove enačbe cache 3D V-Cache technology heapsort PageRank solving the Laplace equation true false false Slovenski jezik Angleški jezik Diplomsko delo/naloga 2026-09-08 16:30:03 2026-09-08 16:30:14 2026-09-18 09:08:08 0000-00-00 00:00:00 2026 0 0 0000-00-00 NiDoloceno NiDoloceno NiDoloceno 0000-00-00 0000-00-00 0000-00-00 38717 291547907 Pezdirc_Tim_-_Racunsko_intenzivne_operacije_na_procesorjih_z_veliko_predpomnilnika.pdf Pezdirc_Tim_-_Racunsko_intenzivne_operacije_na_procesorjih_z_veliko_predpomnilnika.pdf 1 C0DC08F25DED6778C0CC12ECA812E84B 94b83aaf2ee8c4a5ccf60389a3a805a1d57bc5df05f463f363ecb2b535c3bf8c c9549c54-ab91-11f1-8bc5-0050569b8976 https://repozitorij.uni-lj.si/Dokument.php?lang=slv&id=246484 Fakulteta za računalništvo in informatiko 0 0 0