<?xml version="1.0" encoding="utf-8"?>
<Gradivo ID="175564" NadgradivoID="0" NRID="27843818" OceID="0" DomainUrl="https://repozitorij.uni-lj.si/" IzpisPolniUrl="https://repozitorij.uni-lj.si/IzpisGradiva.php?lang=slv&amp;id=175564" StOgledov="489" StPrenosov="169" StOcen="0" VsotaOcen="0" DatumIzvoza="2026-09-01 16:46:03" OcenaSkupna="0" StPodgradiv="0" StudijskiProgramEvsID="1000316" JeIndeksirano="0" JeVecAvtorjev="0" DovoliZahtevkeZaDostop="0">
  <PID Url="http://hdl.handle.net/20.500.12556/RUL-175564">20.500.12556/RUL-175564</PID>
  <Naslov>Načrtovanje 10-bitnega integriranega SAR AD pretvornika v 350 nm tehnologiji</Naslov>
  <Podnaslov></Podnaslov>
  <TujJezik_Naslov>Design of 10-bit integrated SAR AD converter in 350 nm technology</TujJezik_Naslov>
  <TujJezik_Podnaslov></TujJezik_Podnaslov>
  <Opis>Za magistrsko delo smo načrtali, simulirali in optimizirali shemo integriranega analogno digitalnega pretvornika v 350-nm tehnologiji.
Ima 10-bitno resolucijo, sposoben je pretvoriti 13.3 milijonov vzorcev na
sekundo, pri maksimalni vzorčni frekvenci ima porabo 1.7~mW. Digitalni izhod vezja je serializiran, kar zmanjša število priključkov. 
Ključna komponenta SAR pretvornika je integriran digitalno analogni pretvornik, ki ustvarja znane analogne nivoje, s katerimi primerja
vzorčeno vrednost. Zaradi tega je bila glavnina praktičnega dela naloge posvečena izvedbi in optimizaciji te komponente. Preizkušenih je bilo
več različnih izvedb digitalno-analognih pretvornikov (tokovni, kapacitivni in ohmski). Za končno vezje je bila uporabljena kapacitivna lestvica.
Parazitne karakteristike integriranih komponent minimiziramo z napetostnim ščitom. Izvedba in simulacija te
rešitve je bila izvedena v okviru magistrske naloge.</Opis>
  <TujJezik_Opis>The master&#039;s thesis describes design, simulation and optimization a schematic for an integrated analog digital converter designed in 350 nm technology.
The converter has 10 bit resolution and a speed of 13.3 mega samples per seconds. It uses 1.7 mW of power when operating at the maximum frequency. To decrease the
number of input pins the converters implements serialization logic for the digital output. A key component in SAR converters is an integrated digital to analog converter,
it creates known analog values to which the unknown sampled value is compared. Owing to its importance a significant amount of the masters thesis was spent on the design and
optimization of this component. Multiple different digital to analog converters were tried (Capacitive ladder, Current steering, Resistor ladder). 
To lower the parasitic characteristics of the integrated components a floating voltage shield was used.</TujJezik_Opis>
  <KljucneBesede>
    <Beseda>Integrirana vezja</Beseda>
    <Beseda>analogno-digitalni pretvornik</Beseda>
    <Beseda>SAR pretvornik</Beseda>
    <Beseda>Napetostni ščit</Beseda>
  </KljucneBesede>
  <TujJezik_KljucneBesede>
    <Beseda>Intgrated circuits</Beseda>
    <Beseda>analog to digital converter</Beseda>
    <Beseda>SAR converter</Beseda>
    <Beseda>Voltage shield</Beseda>
  </TujJezik_KljucneBesede>
  <Potrjeno>true</Potrjeno>
  <JeZaklenjeno>false</JeZaklenjeno>
  <JeRecenzirano>false</JeRecenzirano>
  <Zaloznik></Zaloznik>
  <Izvor></Izvor>
  <Jezik ID="1060" ISO639-3="slv">Slovenski jezik</Jezik>
  <TujJezik ID="1033" ISO639-3="eng">Angleški jezik</TujJezik>
  <Povezave></Povezave>
  <Pokrivanje></Pokrivanje>
  <CasovnoPokritje></CasovnoPokritje>
  <AvtorskePravice></AvtorskePravice>
  <VrstaGradiva ID="mb22" DRIVER="info:eu-repo/semantics/masterThesis">Magistrsko delo/naloga</VrstaGradiva>
  <DatumVstavljanja>2025-11-04 12:40:10</DatumVstavljanja>
  <DatumObjave>2025-11-04 12:40:18</DatumObjave>
  <DatumSpremembe>2025-12-12 03:49:25</DatumSpremembe>
  <DatumTrajnegaHranjenja>0000-00-00 00:00:00</DatumTrajnegaHranjenja>
  <LetoIzida>2025</LetoIzida>
  <LetoIzidaDo>0</LetoIzidaDo>
  <KrajIzida></KrajIzida>
  <LetoIzvedbe>0</LetoIzvedbe>
  <KrajIzvedbe></KrajIzvedbe>
  <Opomba></Opomba>
  <StStrani></StStrani>
  <StevilcenjeNivo1></StevilcenjeNivo1>
  <StevilcenjeNivo2></StevilcenjeNivo2>
  <Kronologija></Kronologija>
  <Patent_Stevilka></Patent_Stevilka>
  <Patent_DatumVeljavnosti>0000-00-00</Patent_DatumVeljavnosti>
  <VerzijaDokumenta>NiDoloceno</VerzijaDokumenta>
  <StatusObjaveDrugje>NiDoloceno</StatusObjaveDrugje>
  <VrstaStroskaObjave>NiDoloceno</VrstaStroskaObjave>
  <DatumPoslanoVRecenzijo>0000-00-00</DatumPoslanoVRecenzijo>
  <DatumSprejetjaClanka>0000-00-00</DatumSprejetjaClanka>
  <DatumObjaveClanka>0000-00-00</DatumObjaveClanka>
  <EmbargoDo></EmbargoDo>
  <VrstaEmbarga ID="1" Naziv="Takojšnja javna objava" OpenAIREDostop="openAccess"></VrstaEmbarga>
  <Osebe>
    <Oseba ID="152454" Ime="Jure" Priimek="Bezek" AltIme="" VlogaID="70" VlogaNaziv="Avtor" ConorID="" Afiliacija="" ArrsID="0" ORCID=""></Oseba>
    <Oseba ID="28790" Ime="Janez" Priimek="Trontelj" AltIme="" VlogaID="991" VlogaNaziv="Mentor" ConorID="" Afiliacija="" ArrsID="0" ORCID=""></Oseba>
    <Oseba ID="104455" Ime="Žiga" Priimek="Šmelcer" AltIme="" VlogaID="994" VlogaNaziv="Komentor" ConorID="" Afiliacija="" ArrsID="0" ORCID=""></Oseba>
  </Osebe>
  <Identifikatorji>
    <Identifikator ID="16" Sifra="VisID" Naziv="VisID" URL="">63022</Identifikator>
    <Identifikator ID="3" Sifra="CobissID" Naziv="COBISS_ID" URL="https://plus.cobiss.net/cobiss/si/sl/bib/258144515">258144515</Identifikator>
  </Identifikatorji>
  <Datoteke>
    <Datoteka ID="221321" DatotekaNRID="14511100" NamenDatotekeID="2" NamenDatoteke="Predstavitvena datoteka" FormatDatotekeID="2" FormatDatoteke=".pdf" MIME="application/pdf" IkonaFormata="pdf.png" IkonaFormataPolniUrl="https://repozitorij.uni-lj.si/teme/rulDev/img/fileTypes/pdf.png" VelikostDatoteke="1760253" VelikostDatotekeKratko="1,68 MB" DatumVstavljanja="2025-11-04 12:40:22" JeZbrisana="false" JeJavnoVidna="true" JeIndeksirana="true" JeVidno="true" VidnoOd="01.01.1970" Zaporedje="0">
      <Naziv>Bezek_Jure_-_Nacrtovanje_10-bitnega_integriranega_SAR_AD_pretvornika_v_350_nm_tehnologiji.pdf</Naziv>
      <OrgNaziv>Bezek_Jure_-_Nacrtovanje_10-bitnega_integriranega_SAR_AD_pretvornika_v_350_nm_tehnologiji.pdf</OrgNaziv>
      <URL></URL>
      <Opis></Opis>
      <OpisTujJezik></OpisTujJezik>
      <UrlObdelave></UrlObdelave>
      <FrekvencaAzuriranjaID>1</FrekvencaAzuriranjaID>
      <Verzija></Verzija>
      <MD5>FC51498FC6AACFAFA9377D0868D41D0E</MD5>
      <SHA256>bb492ae76532f96ec98ad0a3f27052a3dc2c5fd5f002c4b9f000b16da11456be</SHA256>
      <UUID>baf819fd-b972-11f0-9328-0050569b8976</UUID>
      <PID></PID>
      <PrenosPolniUrl>https://repozitorij.uni-lj.si/Dokument.php?lang=slv&amp;id=221321</PrenosPolniUrl>
      <Vsebine>
        <Vsebina TipVsebine="GoloBesedilo" JezikID="1060" Oznaka="" Dolzina="83512"></Vsebina>
      </Vsebine>
    </Datoteka>
  </Datoteke>
  <Organizacije>
    <Organizacija OrganizacijaID="27" Kratica="FE" ZavodEvsID="0000060" Logo="" LogoPolniUrl="https://repozitorij.uni-lj.si/teme/rulDev/img/logo/">Fakulteta za elektrotehniko</Organizacija>
  </Organizacije>
  <OrganizacijeVira>
  </OrganizacijeVira>
  <MetodeZbiranjaPodatkov>
  </MetodeZbiranjaPodatkov>
  <TipologijaDela ID="2.09" Koda="2.09" Naziv="Magistrsko delo" SchemaOrg="Thesis"></TipologijaDela>
  <Ostalo>
    <StIrodsDatotek>0</StIrodsDatotek>
    <StDatotekPodTrajnimEmbargom>0</StDatotekPodTrajnimEmbargom>
    <StDatotekZOmejenimDostopom>0</StDatotekZOmejenimDostopom>
  </Ostalo>
</Gradivo>
