<?xml version="1.0" encoding="utf-8"?>
<Gradivo ID="174182" NadgradivoID="0" NRID="27694662" OceID="0" DomainUrl="https://repozitorij.uni-lj.si/" IzpisPolniUrl="https://repozitorij.uni-lj.si/IzpisGradiva.php?lang=slv&amp;id=174182" StOgledov="530" StPrenosov="171" StOcen="0" VsotaOcen="0" DatumIzvoza="2026-09-20 02:10:45" OcenaSkupna="0" StPodgradiv="0" StudijskiProgramEvsID="1000316" JeIndeksirano="0" JeVecAvtorjev="0" DovoliZahtevkeZaDostop="0">
  <PID Url="http://hdl.handle.net/20.500.12556/RUL-174182">20.500.12556/RUL-174182</PID>
  <Naslov>Razvoj sistema za proizvodno testiranje namenskih čipov</Naslov>
  <Podnaslov></Podnaslov>
  <TujJezik_Naslov>Development of a system for application specific integrated circuits production testing</TujJezik_Naslov>
  <TujJezik_Podnaslov></TujJezik_Podnaslov>
  <Opis>Pri razvoju in proizvodnji integriranih vezij igra njihovo dosledno testiranje ključno vlogo. Ponuja dragocene povratne informacije o zasnovi in kakovosti proizvodnje. To še posebej velja za testiranje v zgodnjih fazah proizvodnje, kot je na ravni silicijevih rezin. Komercialna testna oprema je pogosto zelo draga, zato smo si zastavili izziv: razviti lasten testni sistem, prilagojen specifični družini integriranih vezij.

V delu najprej predstavimo razloge in osnovne pristope testiranja. Sledi opis testiranca, njegove namembnosti ter ključnih testnih zahtev za produkcijsko okolje. Osrednji del naloge zajema razvoj testne naprave in pripadajoče programske kode za izvajanje produkcijskih testov na ravni silicijevih rezin.

Testna naprava z modularno zasnovo in s hierarhično strukturo programske opreme omogoča poleg testiranja čipov na silicijevih rezinah tudi testiranje že pakiranih čipov. Skupaj s kalibrirano testno napravo, pozicionirnikom rezin ter računalniško aplikacijo za avtomatizirano testiranje smo razvili celovit testni sistem, prilagojen ciljni družini integriranih vezij. V nadaljevanju pojasnimo pomen statistične analize meritev in optimizacije testnega časa. Izpostavimo tudi pomen in postopek izvedbe izbranih kvalifikacijskih testov.

Rezultat projekta, katerega del je zaključna naloga, je uspešno izdelan in cenovno ugoden testni sistem, ki bo v prihodnosti omogočal testiranje več deset tisoč integriranih vezij letno.</Opis>
  <TujJezik_Opis>Consistent testing plays a crucial role in the development and production of integrated circuits, providing valuable feedback on both circuit design and manufacturing quality. Especially critical during early stages like wafer-level testing. Since commercial test equipment is often prohibitively expensive, we set out to develop a custom test system tailored to a specific family of integrated circuits.

The thesis begins with testing motivation and overview of the fundamental approaches used, followed by a description of the device under test and its intended purpose, along with key testing requirements for the production environment. The thesis core focuses on the test device development and all accompanying software, designed to perform production-level tests at the wafer stage.

Thanks to its modular design and hierarchical software architecture, the test device supports both wafer-level and packaged chip testing. Together with a calibrated test device, a wafer positioner, and a computer application for automated testing, a complete test system was developed, tailored to the target integrated circuits family. The thesis also addresses the importance of statistical data analysis and test time optimization. As an additional contribution, the procedure and relevance of selected qualification tests are briefly presented.

The outcome of the project, part of which is this thesis, is a fully functional, cost-effective test system that is expected 
to support testing of several tens of thousands of integrated circuits annually.</TujJezik_Opis>
  <KljucneBesede>
    <Beseda>Silicijeva rezina</Beseda>
    <Beseda>sortirnik rezin</Beseda>
    <Beseda>testna naprava</Beseda>
    <Beseda>integrirana vezja</Beseda>
    <Beseda>avtomatizirana testna oprema</Beseda>
    <Beseda>testiranje</Beseda>
  </KljucneBesede>
  <TujJezik_KljucneBesede>
    <Beseda>Silicon wafer</Beseda>
    <Beseda>wafer sort</Beseda>
    <Beseda>test device</Beseda>
    <Beseda>integrated circuits</Beseda>
    <Beseda>automated test equipment -- ATE</Beseda>
    <Beseda>testing</Beseda>
  </TujJezik_KljucneBesede>
  <Potrjeno>true</Potrjeno>
  <JeZaklenjeno>false</JeZaklenjeno>
  <JeRecenzirano>false</JeRecenzirano>
  <Zaloznik></Zaloznik>
  <Izvor></Izvor>
  <Jezik ID="1060" ISO639-3="slv">Slovenski jezik</Jezik>
  <TujJezik ID="1033" ISO639-3="eng">Angleški jezik</TujJezik>
  <Povezave></Povezave>
  <Pokrivanje></Pokrivanje>
  <CasovnoPokritje></CasovnoPokritje>
  <AvtorskePravice></AvtorskePravice>
  <VrstaGradiva ID="mb22" DRIVER="info:eu-repo/semantics/masterThesis">Magistrsko delo/naloga</VrstaGradiva>
  <DatumVstavljanja>2025-09-29 14:15:01</DatumVstavljanja>
  <DatumObjave>2025-09-29 14:15:17</DatumObjave>
  <DatumSpremembe>2025-11-20 14:29:14</DatumSpremembe>
  <DatumTrajnegaHranjenja>0000-00-00 00:00:00</DatumTrajnegaHranjenja>
  <LetoIzida>2025</LetoIzida>
  <LetoIzidaDo>0</LetoIzidaDo>
  <KrajIzida></KrajIzida>
  <LetoIzvedbe>0</LetoIzvedbe>
  <KrajIzvedbe></KrajIzvedbe>
  <Opomba></Opomba>
  <StStrani></StStrani>
  <StevilcenjeNivo1></StevilcenjeNivo1>
  <StevilcenjeNivo2></StevilcenjeNivo2>
  <Kronologija></Kronologija>
  <Patent_Stevilka></Patent_Stevilka>
  <Patent_DatumVeljavnosti>0000-00-00</Patent_DatumVeljavnosti>
  <VerzijaDokumenta>NiDoloceno</VerzijaDokumenta>
  <StatusObjaveDrugje>NiDoloceno</StatusObjaveDrugje>
  <VrstaStroskaObjave>NiDoloceno</VrstaStroskaObjave>
  <DatumPoslanoVRecenzijo>0000-00-00</DatumPoslanoVRecenzijo>
  <DatumSprejetjaClanka>0000-00-00</DatumSprejetjaClanka>
  <DatumObjaveClanka>0000-00-00</DatumObjaveClanka>
  <EmbargoDo></EmbargoDo>
  <VrstaEmbarga ID="1" Naziv="Takojšnja javna objava" OpenAIREDostop="openAccess"></VrstaEmbarga>
  <Osebe>
    <Oseba ID="117641" Ime="MATIC" Priimek="ROTOVNIK" AltIme="" VlogaID="70" VlogaNaziv="Avtor" ConorID="" Afiliacija="" ArrsID="0" ORCID=""></Oseba>
    <Oseba ID="28887" Ime="Andrej" Priimek="Trost" AltIme="" VlogaID="991" VlogaNaziv="Mentor" ConorID="" Afiliacija="" ArrsID="0" ORCID=""></Oseba>
    <Oseba ID="104454" Ime="Aleksander" Priimek="Sešek" AltIme="" VlogaID="994" VlogaNaziv="Komentor" ConorID="" Afiliacija="" ArrsID="0" ORCID=""></Oseba>
  </Osebe>
  <Identifikatorji>
    <Identifikator ID="16" Sifra="VisID" Naziv="VisID" URL="">63187</Identifikator>
    <Identifikator ID="3" Sifra="CobissID" Naziv="COBISS_ID" URL="https://plus.cobiss.net/cobiss/si/sl/bib/258021635">258021635</Identifikator>
  </Identifikatorji>
  <Datoteke>
    <Datoteka ID="218946" DatotekaNRID="14473241" NamenDatotekeID="2" NamenDatoteke="Predstavitvena datoteka" FormatDatotekeID="2" FormatDatoteke=".pdf" MIME="application/pdf" IkonaFormata="pdf.png" IkonaFormataPolniUrl="https://repozitorij.uni-lj.si/teme/rulDev/img/fileTypes/pdf.png" VelikostDatoteke="12541815" VelikostDatotekeKratko="11,96 MB" DatumVstavljanja="2025-09-29 14:15:18" JeZbrisana="false" JeJavnoVidna="true" JeIndeksirana="true" JeVidno="true" VidnoOd="01.01.1970" Zaporedje="0">
      <Naziv>Rotovnik_Matic_-_Razvoj_sistema_za_proizvodno_testiranje_namenskih_cipov.pdf</Naziv>
      <OrgNaziv>Rotovnik_Matic_-_Razvoj_sistema_za_proizvodno_testiranje_namenskih_cipov.pdf</OrgNaziv>
      <URL></URL>
      <Opis></Opis>
      <OpisTujJezik></OpisTujJezik>
      <UrlObdelave></UrlObdelave>
      <FrekvencaAzuriranjaID>1</FrekvencaAzuriranjaID>
      <Verzija></Verzija>
      <MD5>238160D8D534291EE52D1003701B3DEC</MD5>
      <SHA256>145ebad82480e123a15f9e0a65d1e6840f1121ec8f7a0d7f7536a85aee3885b5</SHA256>
      <UUID>c3290ebf-9d2d-11f0-9328-0050569b8976</UUID>
      <PID></PID>
      <PrenosPolniUrl>https://repozitorij.uni-lj.si/Dokument.php?lang=slv&amp;id=218946</PrenosPolniUrl>
      <Vsebine>
        <Vsebina TipVsebine="GoloBesedilo" JezikID="1060" Oznaka="" Dolzina="117070"></Vsebina>
      </Vsebine>
    </Datoteka>
  </Datoteke>
  <Organizacije>
    <Organizacija OrganizacijaID="27" Kratica="FE" ZavodEvsID="0000060" Logo="" LogoPolniUrl="https://repozitorij.uni-lj.si/teme/rulDev/img/logo/">Fakulteta za elektrotehniko</Organizacija>
  </Organizacije>
  <OrganizacijeVira>
  </OrganizacijeVira>
  <MetodeZbiranjaPodatkov>
  </MetodeZbiranjaPodatkov>
  <TipologijaDela ID="2.09" Koda="2.09" Naziv="Magistrsko delo" SchemaOrg="Thesis"></TipologijaDela>
  <Ostalo>
    <StIrodsDatotek>0</StIrodsDatotek>
    <StDatotekPodTrajnimEmbargom>0</StDatotekPodTrajnimEmbargom>
    <StDatotekZOmejenimDostopom>0</StDatotekZOmejenimDostopom>
  </Ostalo>
</Gradivo>
