20.500.12556/RUL-159258 Razvoj testnega sistema za testiranje namenskega integriranega vezja Development of a dedicated integrated circuit test system V magistrskem delu je predstavljena zasnova in razvoj naprave za testiranje namenskega mešano-signalnega integriranega vezja v proizvodnji. Testirano integrirano vezje se bo uporabljalo v sistemu z magnetnimi dajalniki pozicije, skupaj z magnetno-uporovnim senzorjem. Delo najprej obravnava teorijo testiranja, razloge za testiranje ter metode testiranja integriranih vezij. Nato se osredotoča na testirano integrirano vezje in postopke testiranja, kar določa tudi zahteve za razvoj in arhitekturo testne naprave. Testirano integrirano vezje vsebuje namenske strukture za testiranje in druge pomožne elemente za lažjo in hitrejšo izvedbo testov. Teoretični del naloge je zato usmerjen na testne strukture, ki jih vsebuje integrirano vezje. Te strukture so vključene v shemo integriranega vezja z uporabo EDA orodij, ki za testiranje logike uporabljajo algoritme za avtomatsko generacijo testnih vzorcev (ATPG) po izbranem modelu napak. Ustvarjena testna koda se običajno izvaja s pomočjo avtomatskih testnih naprav (ATE), ki jih uporabljamo na testih integriranih vezij na silicijevih rezinah in ločijo dobra in slaba integrirana vezja. Ker je komercialna oprema za manjšo produkcijo integriranih vezij predraga in funkcionalno redundantna, magistrsko delo v drugem delu predstavlja razvoj cenejše in enostavnejše testne naprave, ki lahko izvaja to testno kodo. Razvita testna naprava je bistveno enostavnejša in cenejša od komercialne testne opreme, prispevala bo k učinkovitemu testiranju specifičnega integriranega vezja in bo služila kot dobro izhodišče za testiranje bodočih mešano signalnih čipov. This master's thesis presents the design and development of a device for an application-specific integrated circuit (ASIC) testing in production. The tested circuit will be used in conjunction with magnetic position sensors, incorporating a magnetoresistive sensor. Firstly the thesis addresses theory of the integrated circuit tests, the reasons for tests, and the methods used for integrated circuits testing. Then it focuses on the tested integrated circuit and the testing procedures, which define the development and architecture requirements for the test device. The tested ASIC includes self-testing structures and other elements to facilitate and accelerate testing. Therefore, the theoretical part of thesis is focused on the test structures in the chip. These structures are integrated into the ASIC using electronic design automation (EDA) tools that employ automatic test pattern generation (ATPG) algorithms to create test code for logic testing based on selected fault models. The generated test code is usually executed by ATE devices in wafer sort step, which effectively differentiate between good and bad ASICs already on Silicon wafer. Since commercial equipment is too expensive and functionally redundant for small-scale ASIC production, the second part of the thesis presents the development of a simplified and affordable test device capable of executing this test code. The developed test device is significantly less complex and more economical than commercial equipment. It will contribute to the ASIC effective testing and will also serve as a solid foundation for future mixed-signal ASIC testing. Wafer sort ASIC FPGA DFT ATE Wafer sort ASIC FPGA DFT ATE true false false Slovenski jezik Angleški jezik Magistrsko delo/naloga 2024-07-04 10:50:01 2024-07-04 10:50:06 2024-07-14 03:26:23 0000-00-00 00:00:00 2024 0 0 0000-00-00 NiDoloceno NiDoloceno NiDoloceno 0000-00-00 0000-00-00 0000-00-00 1970-01-01 62727 201074691 Hrusovar_Matija_-_Razvoj_testnega_sistema_za_testiranje_namenskega_integriranega_vezja.pdf Hrusovar_Matija_-_Razvoj_testnega_sistema_za_testiranje_namenskega_integriranega_vezja.pdf 1 F253DBC20BA1254077D9277F56A2B363 7134eeb64f057fa9fb61491e669e0abde067ef1b381ced2b009c0c8458a4ed9e 69a5cbcf-39e2-11ef-90ba-0050569b8976 https://repozitorij.uni-lj.si/Dokument.php?lang=slv&id=187219 Fakulteta za elektrotehniko 0 0 0