<?xml version="1.0" encoding="utf-8"?>
<Gradivo ID="150099" NadgradivoID="0" NRID="19929496" OceID="0" DomainUrl="https://repozitorij.uni-lj.si/" IzpisPolniUrl="https://repozitorij.uni-lj.si/IzpisGradiva.php?lang=slv&amp;id=150099" StOgledov="1393" StPrenosov="334" StOcen="0" VsotaOcen="0" DatumIzvoza="2026-09-15 05:51:40" OcenaSkupna="0" StPodgradiv="0" StudijskiProgramEvsID="1000468" JeIndeksirano="0" JeVecAvtorjev="0" DovoliZahtevkeZaDostop="0">
  <PID Url="http://hdl.handle.net/20.500.12556/RUL-150099">20.500.12556/RUL-150099</PID>
  <Naslov>Izdelava pospeševalnika za izračun MD5 na napravi FPGA s knjižnico PYNQ</Naslov>
  <Podnaslov></Podnaslov>
  <TujJezik_Naslov>MD5 accelerator on FPGA with the PYNQ library</TujJezik_Naslov>
  <TujJezik_Podnaslov></TujJezik_Podnaslov>
  <Opis>V okviru diplomske naloge smo se želeli bolje spoznati z odprtokodno knjižnico PYNQ in podati svojo oceno njene primernosti za splošno uporabo v aplikacijah visoko zmogljivega računanja.
Knjižnica nam omogoča pisanje vmesnikov za komunikacijo z logiko na čipu FPGA iz udobja jezika z veliko stopnjo abstrakcije Python.
Kot primer uporabe knjižnice smo izbrali implementacijo cevovodnega pospeševalnika za izračun zgoščenih vrednosti z algoritmom MD5.
Pospeševalnik sprejema in pošilja podatke s protokolom AXI in uporabo DMA, za zgoščevanje podatkov pa uporablja 64-stopenjski cevovod.
Pokazali smo, da je izračun zgoščenih vrednosti z uporabo našega pospeševalnika hitrejši kot z uporabo standardne knjižnice, pri tem pa ne žrtvujemo kakovosti uporabniške izkušnje.</Opis>
  <TujJezik_Opis>The aim of this thesis was to familiarize ourselvers with the open source library PYNQ and to give our assessment of its suitability for general use in high-performance computing applications.
The library allows us to write interfaces to communicate with logic on an FPGA from the comfort of the high-level abstraction language Python.
As an example of the use of the library, we have chosen to implement a pipelined accelerator for the hashing algorithm MD5.
The accelerator receives and sends data using the AXI protocol and DMA.
It uses a 64-stage pipeline for data hashing.
We have shown that computing hash values using our accelerator is faster than using the standard library, without sacrificing user experience.</TujJezik_Opis>
  <KljucneBesede>
    <Beseda>FPGA</Beseda>
    <Beseda>PYNQ</Beseda>
    <Beseda>AXI</Beseda>
    <Beseda>MD5</Beseda>
    <Beseda>načrtovanje digitalnih sistemov</Beseda>
    <Beseda>VHDL</Beseda>
  </KljucneBesede>
  <TujJezik_KljucneBesede>
    <Beseda>FPGA</Beseda>
    <Beseda>PYNQ</Beseda>
    <Beseda>AXI</Beseda>
    <Beseda>MD5</Beseda>
    <Beseda>digital systems design</Beseda>
    <Beseda>VHDL</Beseda>
  </TujJezik_KljucneBesede>
  <Potrjeno>true</Potrjeno>
  <JeZaklenjeno>false</JeZaklenjeno>
  <JeRecenzirano>false</JeRecenzirano>
  <Zaloznik></Zaloznik>
  <Izvor></Izvor>
  <Jezik ID="1060" ISO639-3="slv">Slovenski jezik</Jezik>
  <TujJezik ID="1033" ISO639-3="eng">Angleški jezik</TujJezik>
  <Povezave></Povezave>
  <Pokrivanje></Pokrivanje>
  <CasovnoPokritje></CasovnoPokritje>
  <AvtorskePravice></AvtorskePravice>
  <VrstaGradiva ID="mb11" DRIVER="info:eu-repo/semantics/bachelorThesis">Diplomsko delo/naloga</VrstaGradiva>
  <DatumVstavljanja>2023-09-13 20:05:00</DatumVstavljanja>
  <DatumObjave>2023-09-13 20:05:03</DatumObjave>
  <DatumSpremembe>2023-10-06 07:07:06</DatumSpremembe>
  <DatumTrajnegaHranjenja>0000-00-00 00:00:00</DatumTrajnegaHranjenja>
  <LetoIzida>2023</LetoIzida>
  <LetoIzidaDo>0</LetoIzidaDo>
  <KrajIzida></KrajIzida>
  <LetoIzvedbe>0</LetoIzvedbe>
  <KrajIzvedbe></KrajIzvedbe>
  <Opomba></Opomba>
  <StStrani></StStrani>
  <StevilcenjeNivo1></StevilcenjeNivo1>
  <StevilcenjeNivo2></StevilcenjeNivo2>
  <Kronologija></Kronologija>
  <Patent_Stevilka></Patent_Stevilka>
  <Patent_DatumVeljavnosti>0000-00-00</Patent_DatumVeljavnosti>
  <VerzijaDokumenta>NiDoloceno</VerzijaDokumenta>
  <StatusObjaveDrugje>NiDoloceno</StatusObjaveDrugje>
  <VrstaStroskaObjave>NiDoloceno</VrstaStroskaObjave>
  <DatumPoslanoVRecenzijo>0000-00-00</DatumPoslanoVRecenzijo>
  <DatumSprejetjaClanka>0000-00-00</DatumSprejetjaClanka>
  <DatumObjaveClanka>0000-00-00</DatumObjaveClanka>
  <EmbargoDo></EmbargoDo>
  <VrstaEmbarga ID="1" Naziv="Takojšnja javna objava" OpenAIREDostop="openAccess"></VrstaEmbarga>
  <Osebe>
    <Oseba ID="127654" Ime="Vid" Priimek="Smole" AltIme="" VlogaID="70" VlogaNaziv="Avtor" ConorID="" Afiliacija="" ArrsID="0" ORCID=""></Oseba>
    <Oseba ID="23672" Ime="Nejc" Priimek="Ilc" AltIme="N. Ilc" VlogaID="991" VlogaNaziv="Mentor" ConorID="156365923" Afiliacija="" ArrsID="31379" ORCID=""></Oseba>
    <Oseba ID="107711" Ime="Ratko" Priimek="Pilipović" AltIme="" VlogaID="994" VlogaNaziv="Komentor" ConorID="" Afiliacija="" ArrsID="0" ORCID=""></Oseba>
  </Osebe>
  <Identifikatorji>
    <Identifikator ID="16" Sifra="VisID" Naziv="VisID" URL="">36524</Identifikator>
    <Identifikator ID="3" Sifra="CobissID" Naziv="COBISS_ID" URL="https://plus.cobiss.net/cobiss/si/sl/bib/167256067">167256067</Identifikator>
  </Identifikatorji>
  <Datoteke>
    <Datoteka ID="174643" DatotekaNRID="13168089" NamenDatotekeID="2" NamenDatoteke="Predstavitvena datoteka" FormatDatotekeID="2" FormatDatoteke=".pdf" MIME="application/pdf" IkonaFormata="pdf.png" IkonaFormataPolniUrl="https://repozitorij.uni-lj.si/teme/rulDev/img/fileTypes/pdf.png" VelikostDatoteke="1455615" VelikostDatotekeKratko="1,39 MB" DatumVstavljanja="2023-09-13 20:05:04" JeZbrisana="false" JeJavnoVidna="true" JeIndeksirana="true" JeVidno="true" VidnoOd="01.01.1970" Zaporedje="0">
      <Naziv>Smole_Vid_-_Izdelava_pospesevalnika_za_izracun_MD5_na_napravi_FPGA_s_knjiznico_PYNQ.pdf</Naziv>
      <OrgNaziv>Smole_Vid_-_Izdelava_pospesevalnika_za_izracun_MD5_na_napravi_FPGA_s_knjiznico_PYNQ.pdf</OrgNaziv>
      <URL></URL>
      <Opis></Opis>
      <OpisTujJezik></OpisTujJezik>
      <UrlObdelave></UrlObdelave>
      <FrekvencaAzuriranjaID>1</FrekvencaAzuriranjaID>
      <Verzija></Verzija>
      <MD5>2CAD9A2C36A062FFA9300C39F0AA169B</MD5>
      <SHA256>6b3ea6f9e5b9570327c64e6fa07bd61bfd9597cc90a76d239e3d6020065fe3a3</SHA256>
      <UUID>1014c5a6-5260-11ee-916e-0050569b8976</UUID>
      <PID></PID>
      <PrenosPolniUrl>https://repozitorij.uni-lj.si/Dokument.php?lang=slv&amp;id=174643</PrenosPolniUrl>
      <Vsebine>
        <Vsebina TipVsebine="GoloBesedilo" JezikID="1060" Oznaka="" Dolzina="63240"></Vsebina>
      </Vsebine>
    </Datoteka>
  </Datoteke>
  <Organizacije>
    <Organizacija OrganizacijaID="25" Kratica="FRI" ZavodEvsID="0000066" Logo="" LogoPolniUrl="https://repozitorij.uni-lj.si/teme/rulDev/img/logo/">Fakulteta za računalništvo in informatiko</Organizacija>
  </Organizacije>
  <OrganizacijeVira>
  </OrganizacijeVira>
  <MetodeZbiranjaPodatkov>
  </MetodeZbiranjaPodatkov>
  <TipologijaDela ID="2.11" Koda="2.11" Naziv="Diplomsko delo" SchemaOrg="Thesis"></TipologijaDela>
  <Ostalo>
    <StIrodsDatotek>0</StIrodsDatotek>
    <StDatotekPodTrajnimEmbargom>0</StDatotekPodTrajnimEmbargom>
    <StDatotekZOmejenimDostopom>0</StDatotekZOmejenimDostopom>
  </Ostalo>
</Gradivo>
