<?xml version="1.0" encoding="utf-8"?>
<Gradivo ID="139143" NadgradivoID="0" NRID="16327060" OceID="0" DomainUrl="https://repozitorij.uni-lj.si/" IzpisPolniUrl="https://repozitorij.uni-lj.si/IzpisGradiva.php?lang=slv&amp;id=139143" StOgledov="1943" StPrenosov="438" StOcen="0" VsotaOcen="0" DatumIzvoza="2026-09-20 01:07:50" OcenaSkupna="0" StPodgradiv="0" StudijskiProgramEvsID="1000315" JeIndeksirano="0" JeVecAvtorjev="0" DovoliZahtevkeZaDostop="0">
  <PID Url="http://hdl.handle.net/20.500.12556/RUL-139143">20.500.12556/RUL-139143</PID>
  <Naslov>Modeliranje in simulacija aktivne CMOS sklopljene tuljave</Naslov>
  <Podnaslov></Podnaslov>
  <TujJezik_Naslov>Modelling and simulation of an active CMOS coupled inductor</TujJezik_Naslov>
  <TujJezik_Podnaslov></TujJezik_Podnaslov>
  <Opis>Namen raziskav v diplomskem delu je modeliranje in simulacija integrirane sklopljene aktivne tuljave kot možen nadomestek integrirane planarne sklopljenetuljave za filtriranje simetričnih motenj na diferencialnih komunikacijskih linijah.

Za načrtovanje aktivne sklopljene tuljave je bilo potrebno najprej poznati fizikalno ozadje planarne sklopljene tuljave. Izdelan je bil model idealne sklopljene tuljave v strojnem opisnem jeziku Verilog-A, kateri glavni namen je bil verifikacija in karakterizacija vezja aktivne sklopljene tuljave.

V diplomskem delu so prestavljene vse štiri možne izvedbe aktivnih tuljav, ki se razlikujejo po načinu priključitve in njihove topologije. Aktivno sklopljeno tuljavo sestavljata transkonduktančni ojačevalnik in kondenzator.

Transkonduktančni ojačevalniki, ki sestavljajo vezje brezizgubne aktivne sklopljene tuljave, so bili v naslednjem koraku zamenjani z izgubnimi modeli transkonduktančnega ojačevalnika in bila narejena karakterizacija novonastalega vezja. Rezultati simulacij so dokazali delovanje vezje aktivne sklopljene tuljave in možnost integracije vezja v CMOS tehnologiji.</Opis>
  <TujJezik_Opis>The aim of the research in this thesis is to model and simulate an integrated coupled active inductor as a possible replacement for an integrated planar coupled inductor for filtering common mode noise on differential communication lines.

In order to design an active coupled inductor it was first necessary to know the physical background of the planar coupled inductor. A model of an ideal coupled inductor in the hardware description language Verilog-A was developed, the main purpose of which was the verification and characterisation of the active coupled inductor circuit.

In the thesis, all four possible designs of active coupled inductors are presented, differing in the way they are connected and in their topology. The active coupled inductor consists of a transconductance amplifier and a capacitor.

The transconductance amplifiers that make up the lossless active coupled inductor circuit were replaced in the next step by lossy transconductance amplifier models and a characterisation of the new circuit was made. The simulation results demonstrated the performance of the active coupled inductor circuit and the possibility of integrating the circuit in CMOS technology.</TujJezik_Opis>
  <KljucneBesede>
    <Beseda>aktivna sklopljena tuljava</Beseda>
    <Beseda>sklopljena tuljava</Beseda>
    <Beseda>girator</Beseda>
    <Beseda>transkonduktančni ojačevalnik</Beseda>
    <Beseda>CMOS proces</Beseda>
  </KljucneBesede>
  <TujJezik_KljucneBesede>
    <Beseda>active coupled inductor</Beseda>
    <Beseda>coupled inductor</Beseda>
    <Beseda>gyrator</Beseda>
    <Beseda>transconductance amplifier</Beseda>
    <Beseda>CMOS process</Beseda>
  </TujJezik_KljucneBesede>
  <Potrjeno>true</Potrjeno>
  <JeZaklenjeno>false</JeZaklenjeno>
  <JeRecenzirano>false</JeRecenzirano>
  <Zaloznik></Zaloznik>
  <Izvor></Izvor>
  <Jezik ID="1060" ISO639-3="slv">Slovenski jezik</Jezik>
  <TujJezik ID="1033" ISO639-3="eng">Angleški jezik</TujJezik>
  <Povezave></Povezave>
  <Pokrivanje></Pokrivanje>
  <CasovnoPokritje></CasovnoPokritje>
  <AvtorskePravice></AvtorskePravice>
  <VrstaGradiva ID="mb11" DRIVER="info:eu-repo/semantics/bachelorThesis">Diplomsko delo/naloga</VrstaGradiva>
  <DatumVstavljanja>2022-08-31 11:15:00</DatumVstavljanja>
  <DatumObjave>2022-08-31 11:15:05</DatumObjave>
  <DatumSpremembe>2022-09-15 04:17:59</DatumSpremembe>
  <DatumTrajnegaHranjenja>0000-00-00 00:00:00</DatumTrajnegaHranjenja>
  <LetoIzida>2022</LetoIzida>
  <LetoIzidaDo>0</LetoIzidaDo>
  <KrajIzida></KrajIzida>
  <LetoIzvedbe>0</LetoIzvedbe>
  <KrajIzvedbe></KrajIzvedbe>
  <Opomba></Opomba>
  <StStrani></StStrani>
  <StevilcenjeNivo1></StevilcenjeNivo1>
  <StevilcenjeNivo2></StevilcenjeNivo2>
  <Kronologija></Kronologija>
  <Patent_Stevilka></Patent_Stevilka>
  <Patent_DatumVeljavnosti>0000-00-00</Patent_DatumVeljavnosti>
  <VerzijaDokumenta>NiDoloceno</VerzijaDokumenta>
  <StatusObjaveDrugje>NiDoloceno</StatusObjaveDrugje>
  <VrstaStroskaObjave>NiDoloceno</VrstaStroskaObjave>
  <DatumPoslanoVRecenzijo>0000-00-00</DatumPoslanoVRecenzijo>
  <DatumSprejetjaClanka>0000-00-00</DatumSprejetjaClanka>
  <DatumObjaveClanka>0000-00-00</DatumObjaveClanka>
  <EmbargoDo>1970-01-01</EmbargoDo>
  <VrstaEmbarga ID="1" Naziv="Takojšnja javna objava" OpenAIREDostop="openAccess"></VrstaEmbarga>
  <Osebe>
    <Oseba ID="116696" Ime="NEJC" Priimek="KLANJŠČEK" AltIme="" VlogaID="70" VlogaNaziv="Avtor" ConorID="" Afiliacija="" ArrsID="0" ORCID=""></Oseba>
    <Oseba ID="104454" Ime="Aleksander" Priimek="Sešek" AltIme="" VlogaID="991" VlogaNaziv="Mentor" ConorID="" Afiliacija="" ArrsID="0" ORCID=""></Oseba>
    <Oseba ID="116695" Ime="Marija" Priimek="Manevska Gomilšek" AltIme="" VlogaID="994" VlogaNaziv="Komentor" ConorID="" Afiliacija="" ArrsID="0" ORCID=""></Oseba>
  </Osebe>
  <Identifikatorji>
    <Identifikator ID="16" Sifra="VisID" Naziv="VisID" URL="">61041</Identifikator>
    <Identifikator ID="3" Sifra="CobissID" Naziv="COBISS_ID" URL="https://plus.cobiss.net/cobiss/si/sl/bib/119933443">119933443</Identifikator>
  </Identifikatorji>
  <Datoteke>
    <Datoteka ID="159681" DatotekaNRID="12368074" NamenDatotekeID="2" NamenDatoteke="Predstavitvena datoteka" FormatDatotekeID="2" FormatDatoteke=".pdf" MIME="application/pdf" IkonaFormata="pdf.png" IkonaFormataPolniUrl="https://repozitorij.uni-lj.si/teme/rulDev/img/fileTypes/pdf.png" VelikostDatoteke="1742014" VelikostDatotekeKratko="1,66 MB" DatumVstavljanja="2022-08-31 11:15:06" JeZbrisana="false" JeJavnoVidna="true" JeIndeksirana="true" JeVidno="true" VidnoOd="01.01.1970" Zaporedje="0">
      <Naziv>Klanjscek_Nejc_-_Modeliranje_in_simulacija_aktivne_CMOS_sklopljene_tuljave.pdf</Naziv>
      <OrgNaziv>Klanjscek_Nejc_-_Modeliranje_in_simulacija_aktivne_CMOS_sklopljene_tuljave.pdf</OrgNaziv>
      <URL></URL>
      <Opis></Opis>
      <OpisTujJezik></OpisTujJezik>
      <UrlObdelave></UrlObdelave>
      <FrekvencaAzuriranjaID>1</FrekvencaAzuriranjaID>
      <Verzija></Verzija>
      <MD5>B7CC10A3A8A5FB280724A1C569E63040</MD5>
      <SHA256>a9132c6ca4ce81f19f8b3cdc2bda89c146cece4a52237f107a892b90fa374c2a</SHA256>
      <UUID>5d88fe66-290d-11ed-92af-00155dcfd717</UUID>
      <PID></PID>
      <PrenosPolniUrl>https://repozitorij.uni-lj.si/Dokument.php?lang=slv&amp;id=159681</PrenosPolniUrl>
      <Vsebine>
        <Vsebina TipVsebine="GoloBesedilo" JezikID="1060" Oznaka="" Dolzina="116678"></Vsebina>
      </Vsebine>
    </Datoteka>
  </Datoteke>
  <Organizacije>
    <Organizacija OrganizacijaID="27" Kratica="FE" ZavodEvsID="0000060" Logo="" LogoPolniUrl="https://repozitorij.uni-lj.si/teme/rulDev/img/logo/">Fakulteta za elektrotehniko</Organizacija>
  </Organizacije>
  <OrganizacijeVira>
  </OrganizacijeVira>
  <MetodeZbiranjaPodatkov>
  </MetodeZbiranjaPodatkov>
  <TipologijaDela ID="0" Koda="0" Naziv="Ni določena" SchemaOrg="CreativeWork"></TipologijaDela>
  <Ostalo>
    <StIrodsDatotek>0</StIrodsDatotek>
    <StDatotekPodTrajnimEmbargom>0</StDatotekPodTrajnimEmbargom>
    <StDatotekZOmejenimDostopom>0</StDatotekZOmejenimDostopom>
  </Ostalo>
</Gradivo>
