<?xml version="1.0" encoding="utf-8"?>
<Gradivo ID="126882" NadgradivoID="0" NRID="12867799" OceID="0" DomainUrl="https://repozitorij.uni-lj.si/" IzpisPolniUrl="https://repozitorij.uni-lj.si/IzpisGradiva.php?lang=slv&amp;id=126882" StOgledov="2593" StPrenosov="260" StOcen="0" VsotaOcen="0" DatumIzvoza="2026-09-13 22:56:58" OcenaSkupna="0" StPodgradiv="0" StudijskiProgramEvsID="1000316" JeIndeksirano="0" JeVecAvtorjev="0" DovoliZahtevkeZaDostop="0">
  <PID Url="http://hdl.handle.net/20.500.12556/RUL-126882">20.500.12556/RUL-126882</PID>
  <Naslov>Tranzistorska veja s sklopljeno dušilko</Naslov>
  <Podnaslov>magistrsko delo</Podnaslov>
  <TujJezik_Naslov>Converter leg with coupled inductor</TujJezik_Naslov>
  <TujJezik_Podnaslov>magistrski študijski program druge stopnje Elektrotehnika</TujJezik_Podnaslov>
  <Opis>Magistrsko delo obsega analizo, načrtovanje in izdelavo tranzistorske veje z dušilko s srednjim odcepom. Namen dela je bil preveriti, ali obstaja topologija tranzistorske veje, ki bi omogočala prekrivajoče prevajanje ali vsaj delno prekrivanje pri prevajanju obeh tranzistorjev.
Skozi simulacije v programu LTspice sem iz aplikacije stikalnega pretvornika navzdol postopoma prešel od neprekrivajočega k prekrivajočemu in komplementarnemu krmiljenju tranzistorjev. Ta topologija omogoča hkratno prevajanje obeh tranzistorjev v paru, poleg tega pa zagotavlja tudi večjo varnost vezja, saj v primeru odpovedi enega izmed tranzistorjev varuje drugi tranzistor pred uničenjem.
Po izdelavi stikalnega pretvornika navzdol s sklopljeno dušilko s srednjim odcepom sem se lotil merjenja izkoristka pri različnih izhodnih napetostih. Meritve so pokazale visoke izkoristke v primerjavi z navadnim stikalnim pretvornikom.</Opis>
  <TujJezik_Opis>The master&#039;s thesis comprises analysing, designing, and constructing a transistor leg with an integrated coupled inductor. The work aimed to check whether there is a topology of the transistor leg that would tolerate both transistors&#039; partial simultaneous conduction.
The transition between a simple transistor leg generally used in switching converters towards the proposed solution was carried on using the LTspice program simulation tool. The proposed topology allows the simultaneous conduction of both transistors in pairs and also proves superior circuit robustness. In the event of a failure of one of the transistors, it protects the other transistor from destruction, as the overcurrent protection has a broader time window to react.
The proposed topology with an integrated coupled inductor demonstrates high efficiency compared to a conventional switching converter.</TujJezik_Opis>
  <KljucneBesede>
    <Beseda>tranzistorska veja</Beseda>
    <Beseda>stikalni pretvornik</Beseda>
    <Beseda>dušilka s srednjim odcepom</Beseda>
    <Beseda>prekrivajoče krmiljenje tranzistorjev</Beseda>
    <Beseda>tranzistor</Beseda>
  </KljucneBesede>
  <TujJezik_KljucneBesede>
    <Beseda>transistor leg</Beseda>
    <Beseda>switching converter</Beseda>
    <Beseda>coupled inductor</Beseda>
    <Beseda>simultaneous transistor control</Beseda>
    <Beseda>transistor</Beseda>
  </TujJezik_KljucneBesede>
  <Potrjeno>true</Potrjeno>
  <JeZaklenjeno>false</JeZaklenjeno>
  <JeRecenzirano>false</JeRecenzirano>
  <Zaloznik>[M. Pavlovič]</Zaloznik>
  <Izvor></Izvor>
  <Jezik ID="1060" ISO639-3="slv">Slovenski jezik</Jezik>
  <TujJezik ID="1033" ISO639-3="eng">Angleški jezik</TujJezik>
  <Povezave></Povezave>
  <Pokrivanje></Pokrivanje>
  <CasovnoPokritje></CasovnoPokritje>
  <AvtorskePravice></AvtorskePravice>
  <VrstaGradiva ID="mb22" DRIVER="info:eu-repo/semantics/masterThesis">Magistrsko delo/naloga</VrstaGradiva>
  <DatumVstavljanja>2021-05-07 14:40:01</DatumVstavljanja>
  <DatumObjave>2021-05-07 14:40:06</DatumObjave>
  <DatumSpremembe>2022-09-06 03:48:57</DatumSpremembe>
  <DatumTrajnegaHranjenja>0000-00-00 00:00:00</DatumTrajnegaHranjenja>
  <LetoIzida>2021</LetoIzida>
  <LetoIzidaDo>0</LetoIzidaDo>
  <KrajIzida>Ljubljana</KrajIzida>
  <LetoIzvedbe>0</LetoIzvedbe>
  <KrajIzvedbe>Ljubljana</KrajIzvedbe>
  <Opomba></Opomba>
  <StStrani>53 str.</StStrani>
  <StevilcenjeNivo1></StevilcenjeNivo1>
  <StevilcenjeNivo2></StevilcenjeNivo2>
  <Kronologija></Kronologija>
  <Patent_Stevilka></Patent_Stevilka>
  <Patent_DatumVeljavnosti>0000-00-00</Patent_DatumVeljavnosti>
  <VerzijaDokumenta>NiDoloceno</VerzijaDokumenta>
  <StatusObjaveDrugje>NiDoloceno</StatusObjaveDrugje>
  <VrstaStroskaObjave>NiDoloceno</VrstaStroskaObjave>
  <DatumPoslanoVRecenzijo>0000-00-00</DatumPoslanoVRecenzijo>
  <DatumSprejetjaClanka>0000-00-00</DatumSprejetjaClanka>
  <DatumObjaveClanka>0000-00-00</DatumObjaveClanka>
  <EmbargoDo>1970-01-01</EmbargoDo>
  <VrstaEmbarga ID="1" Naziv="Takojšnja javna objava" OpenAIREDostop="openAccess"></VrstaEmbarga>
  <Osebe>
    <Oseba ID="104754" Ime="Marko" Priimek="Pavlovič" AltIme="" VlogaID="70" VlogaNaziv="Avtor" ConorID="401087747" Afiliacija="" ArrsID="" ORCID=""></Oseba>
    <Oseba ID="43494" Ime="Peter" Priimek="Zajec" AltIme="P. Zajec" VlogaID="991" VlogaNaziv="Mentor" ConorID="4213603" Afiliacija="" ArrsID="15405" ORCID=""></Oseba>
  </Osebe>
  <Identifikatorji>
    <Identifikator ID="4" Sifra="UDK" Naziv="UDK" URL="">621.3(043.2)</Identifikator>
    <Identifikator ID="16" Sifra="VisID" Naziv="VisID" URL="">53201</Identifikator>
    <Identifikator ID="3" Sifra="CobissID" Naziv="COBISS_ID" URL="https://plus.cobiss.net/cobiss/si/sl/bib/69569283">69569283</Identifikator>
  </Identifikatorji>
  <Datoteke>
    <Datoteka ID="143016" DatotekaNRID="11680071" NamenDatotekeID="2" NamenDatoteke="Predstavitvena datoteka" FormatDatotekeID="2" FormatDatoteke=".pdf" MIME="application/pdf" IkonaFormata="pdf.png" IkonaFormataPolniUrl="https://repozitorij.uni-lj.si/teme/rulDev/img/fileTypes/pdf.png" VelikostDatoteke="2923786" VelikostDatotekeKratko="2,79 MB" DatumVstavljanja="2021-05-07 14:40:07" JeZbrisana="false" JeJavnoVidna="true" JeIndeksirana="true" JeVidno="true" VidnoOd="01.01.1970" Zaporedje="0">
      <Naziv>Pavlovic_Marko_-_Tranzistorska_veja_s_sklopljeno_dusilko.pdf</Naziv>
      <OrgNaziv>Pavlovic_Marko_-_Tranzistorska_veja_s_sklopljeno_dusilko.pdf</OrgNaziv>
      <URL></URL>
      <Opis></Opis>
      <OpisTujJezik></OpisTujJezik>
      <UrlObdelave></UrlObdelave>
      <FrekvencaAzuriranjaID>1</FrekvencaAzuriranjaID>
      <Verzija></Verzija>
      <MD5>6C40613442AF9D463AAC415268E63879</MD5>
      <SHA256>5ffb2acb5618a2eb8c5f654e845cbb944a4365031d23fe4ee48b35cb44a8e646</SHA256>
      <UUID>526659ca-af31-11eb-a523-00155dcfd717</UUID>
      <PID></PID>
      <PrenosPolniUrl>https://repozitorij.uni-lj.si/Dokument.php?lang=slv&amp;id=143016</PrenosPolniUrl>
      <Vsebine>
        <Vsebina TipVsebine="GoloBesedilo" JezikID="1060" Oznaka="" Dolzina="52829"></Vsebina>
      </Vsebine>
    </Datoteka>
  </Datoteke>
  <Organizacije>
    <Organizacija OrganizacijaID="27" Kratica="FE" ZavodEvsID="0000060" Logo="" LogoPolniUrl="https://repozitorij.uni-lj.si/teme/rulDev/img/logo/">Fakulteta za elektrotehniko</Organizacija>
  </Organizacije>
  <OrganizacijeVira>
  </OrganizacijeVira>
  <MetodeZbiranjaPodatkov>
  </MetodeZbiranjaPodatkov>
  <TipologijaDela ID="2.09" Koda="2.09" Naziv="Magistrsko delo" SchemaOrg="Thesis"></TipologijaDela>
  <Ostalo>
    <StIrodsDatotek>0</StIrodsDatotek>
    <StDatotekPodTrajnimEmbargom>0</StDatotekPodTrajnimEmbargom>
    <StDatotekZOmejenimDostopom>0</StDatotekZOmejenimDostopom>
  </Ostalo>
</Gradivo>
