<?xml version="1.0" encoding="utf-8"?>
<Gradivo ID="124077" NadgradivoID="0" NRID="12345801" OceID="0" DomainUrl="https://repozitorij.uni-lj.si/" IzpisPolniUrl="https://repozitorij.uni-lj.si/IzpisGradiva.php?lang=slv&amp;id=124077" StOgledov="2203" StPrenosov="404" StOcen="0" VsotaOcen="0" DatumIzvoza="2026-07-11 08:59:47" OcenaSkupna="0" StPodgradiv="0" StudijskiProgramEvsID="1000316" JeIndeksirano="0" JeVecAvtorjev="0" DovoliZahtevkeZaDostop="0">
  <PID Url="http://hdl.handle.net/20.500.12556/RUL-124077">20.500.12556/RUL-124077</PID>
  <Naslov>Dinamični model električnega pogona na FPGA arhitekturi</Naslov>
  <Podnaslov></Podnaslov>
  <TujJezik_Naslov>Dynamic model of electrical drive on FPGA architecture</TujJezik_Naslov>
  <TujJezik_Podnaslov></TujJezik_Podnaslov>
  <Opis>V magistrskem delu je predstavljena zasnova nelinearnega simulacijskega modela električnega pogona blagega hibrida podjetja Mahle d.o.o. Model mora biti kompatibilen za generacijo strojne kode, s katero lahko konfiguriramo FPGA. To pomeni, da je primeren za izdelavo HIL simulatorja, s katerim bo mogoče  preverjanje delovanja nizkonapetostnih krmilnih naprav.
Uvodni poglavji nas uvedeta v obravnavano tematiko, navedeta ključne razloge za uvedbo nove oblike testiranja naprav ter njegove prednosti. Razložita tudi princip delovanja testov in primer, na katerem temelji pričujoče zaključno delo. 
V naslednjem poglavju opišemo sistem naprav, ki ga želimo simulirati. njegovo delovanje ter matematično opišemo sistem s pomočjo fizikalnih zakonov.
Četrto poglavje predstavi izdelavo zveznega simulacijskega modela sistema v programskem okolju Simulink. Pri zasnovi motorja opišemo tudi obdelavo nelinearnih podatkov iz FEM analize, ki jih nato vključimo v model. Na koncu poglavja so predstavljeni še poteki simulacije izdelanega zveznega modela.
V petem poglavju opišemo optimizacijske postopke, kot so digitalizacija količin ter diskretizacija simulacijskega časa, ki so potrebni za kompatibilnost modela za generiranje strojne kode, s katero lahko programiramo FPGA. Model simuliramo ter poteke primerjamo z zveznim modelom.
V nadaljevanju pokažemo potek generacije VHDL kode iz modela ter omejitve pri tem postopku. Generirano kodo naložimo na FPGA ploščo ZedBoard in preverimo njeno delovanje.
V zaključni besedi ocenimo uspešnost pridobljenih rezultatov ter opišemo nadaljnje delo.</Opis>
  <TujJezik_Opis>The master&#039;s thesis presents the development of a nonlinear simulation model of the electric drive, which will be embedded in mild hybrid drive system manufactured by company Mahle d.o.o. The model shall be compatible with the hardware code generation, which can be used for configuring FPGA logic. That means, it shall be  suitable for development of HIL simulator, which can be used to verify the operation of low-voltage control devices.
The introductory chapters describe the topic, state the key reasons for the introduction of a new form of testing and its advantages. The principle of test operation and the example on which the presented final work is based, is also explained.
Next chapter defines physical system and its operation. It also mathematically describe the system, with the help of physical laws.
The fourth chapter presents the design of continuous simulation model in the Simulink software environment. It also describe the processing of nonlinear data from FEM analysis in motor development, which is then included in the model. At the end of the chapter, the simulation results are presented.
In the fifth chapter, optimization procedures, such as digitization of quantities and discretization of simulation time are described. These procedures are necessary for the compatibility of model for generating hardware description language code from model, which can be used to program the FPGA. At the end of the chapter, optimised model is simulated and the results are compared with the continuous model.
In the following, the VHDL code generation from the model and present limitations of this procedure are presented. Generated code is then loaded on the ZedBoard FPGA board, to check its regularity.
In the conclusions, we evaluate the success of the obtained results and describe further work.</TujJezik_Opis>
  <KljucneBesede>
    <Beseda>modeliranje</Beseda>
    <Beseda>HIL testiranje</Beseda>
    <Beseda>nelinearni dvoosni model</Beseda>
    <Beseda>strojna koda</Beseda>
    <Beseda>FPGA.</Beseda>
  </KljucneBesede>
  <TujJezik_KljucneBesede>
    <Beseda>modelling</Beseda>
    <Beseda>HIL testing</Beseda>
    <Beseda>nonlinear two-axis motor model</Beseda>
    <Beseda>hardware description code</Beseda>
    <Beseda>FPGA.</Beseda>
  </TujJezik_KljucneBesede>
  <Potrjeno>true</Potrjeno>
  <JeZaklenjeno>false</JeZaklenjeno>
  <JeRecenzirano>false</JeRecenzirano>
  <Zaloznik></Zaloznik>
  <Izvor></Izvor>
  <Jezik ID="1060" ISO639-3="slv">Slovenski jezik</Jezik>
  <TujJezik ID="1033" ISO639-3="eng">Angleški jezik</TujJezik>
  <Povezave></Povezave>
  <Pokrivanje></Pokrivanje>
  <CasovnoPokritje></CasovnoPokritje>
  <AvtorskePravice></AvtorskePravice>
  <VrstaGradiva ID="mb22" DRIVER="info:eu-repo/semantics/masterThesis">Magistrsko delo/naloga</VrstaGradiva>
  <DatumVstavljanja>2020-12-24 14:40:00</DatumVstavljanja>
  <DatumObjave>2020-12-24 14:40:13</DatumObjave>
  <DatumSpremembe>2022-09-04 03:57:31</DatumSpremembe>
  <DatumTrajnegaHranjenja>0000-00-00 00:00:00</DatumTrajnegaHranjenja>
  <LetoIzida>2020</LetoIzida>
  <LetoIzidaDo>0</LetoIzidaDo>
  <KrajIzida></KrajIzida>
  <LetoIzvedbe>0</LetoIzvedbe>
  <KrajIzvedbe></KrajIzvedbe>
  <Opomba></Opomba>
  <StStrani></StStrani>
  <StevilcenjeNivo1></StevilcenjeNivo1>
  <StevilcenjeNivo2></StevilcenjeNivo2>
  <Kronologija></Kronologija>
  <Patent_Stevilka></Patent_Stevilka>
  <Patent_DatumVeljavnosti>0000-00-00</Patent_DatumVeljavnosti>
  <VerzijaDokumenta>NiDoloceno</VerzijaDokumenta>
  <StatusObjaveDrugje>NiDoloceno</StatusObjaveDrugje>
  <VrstaStroskaObjave>NiDoloceno</VrstaStroskaObjave>
  <DatumPoslanoVRecenzijo>0000-00-00</DatumPoslanoVRecenzijo>
  <DatumSprejetjaClanka>0000-00-00</DatumSprejetjaClanka>
  <DatumObjaveClanka>0000-00-00</DatumObjaveClanka>
  <EmbargoDo>1970-01-01</EmbargoDo>
  <VrstaEmbarga ID="1" Naziv="Takojšnja javna objava" OpenAIREDostop="openAccess"></VrstaEmbarga>
  <Osebe>
    <Oseba ID="101527" Ime="TAN" Priimek="FURLANI" AltIme="" VlogaID="70" VlogaNaziv="Avtor" ConorID="" Afiliacija="" ArrsID="0" ORCID=""></Oseba>
    <Oseba ID="28195" Ime="Rastko" Priimek="Fišer" AltIme="" VlogaID="991" VlogaNaziv="Mentor" ConorID="" Afiliacija="" ArrsID="0" ORCID=""></Oseba>
  </Osebe>
  <Identifikatorji>
    <Identifikator ID="16" Sifra="VisID" Naziv="VisID" URL="">53101</Identifikator>
  </Identifikatorji>
  <Datoteke>
    <Datoteka ID="139465" DatotekaNRID="11464567" NamenDatotekeID="2" NamenDatoteke="Predstavitvena datoteka" FormatDatotekeID="2" FormatDatoteke=".pdf" MIME="application/pdf" IkonaFormata="pdf.png" IkonaFormataPolniUrl="https://repozitorij.uni-lj.si/teme/rulDev/img/fileTypes/pdf.png" VelikostDatoteke="3053628" VelikostDatotekeKratko="2,91 MB" DatumVstavljanja="2020-12-24 14:40:15" JeZbrisana="false" JeJavnoVidna="true" JeIndeksirana="true" JeVidno="true" VidnoOd="01.01.1970" Zaporedje="0">
      <Naziv>Furlani_Tan_-_Dinamicni_model_elektricnega_pogona_na_FPGA_arhitekturi.pdf</Naziv>
      <OrgNaziv>Furlani_Tan_-_Dinamicni_model_elektricnega_pogona_na_FPGA_arhitekturi.pdf</OrgNaziv>
      <URL></URL>
      <Opis></Opis>
      <OpisTujJezik></OpisTujJezik>
      <UrlObdelave></UrlObdelave>
      <FrekvencaAzuriranjaID>1</FrekvencaAzuriranjaID>
      <Verzija></Verzija>
      <MD5>031ED4870AA050F1240A196D4991947F</MD5>
      <SHA256>2595a9342ac037b690ff6b86b80afe5441b1c5b397574694af798469d6c8e87b</SHA256>
      <UUID>7885999b-a1bb-11eb-a523-00155dcfd717</UUID>
      <PID></PID>
      <PrenosPolniUrl>https://repozitorij.uni-lj.si/Dokument.php?lang=slv&amp;id=139465</PrenosPolniUrl>
      <Vsebine>
        <Vsebina TipVsebine="GoloBesedilo" JezikID="1060" Oznaka="" Dolzina="173535"></Vsebina>
      </Vsebine>
    </Datoteka>
  </Datoteke>
  <Organizacije>
    <Organizacija OrganizacijaID="27" Kratica="FE" ZavodEvsID="0000060" Logo="" LogoPolniUrl="https://repozitorij.uni-lj.si/teme/rulDev/img/logo/">Fakulteta za elektrotehniko</Organizacija>
  </Organizacije>
  <OrganizacijeVira>
  </OrganizacijeVira>
  <MetodeZbiranjaPodatkov>
  </MetodeZbiranjaPodatkov>
  <TipologijaDela ID="0" Koda="0" Naziv="Ni določena" SchemaOrg="CreativeWork"></TipologijaDela>
  <Ostalo>
    <StIrodsDatotek>0</StIrodsDatotek>
    <StDatotekPodTrajnimEmbargom>0</StDatotekPodTrajnimEmbargom>
    <StDatotekZOmejenimDostopom>0</StDatotekZOmejenimDostopom>
  </Ostalo>
</Gradivo>
