<?xml version="1.0" encoding="utf-8"?>
<Gradivo ID="106599" NadgradivoID="0" NRID="11042347" OceID="0" DomainUrl="https://repozitorij.uni-lj.si/" IzpisPolniUrl="https://repozitorij.uni-lj.si/IzpisGradiva.php?lang=slv&amp;id=106599" StOgledov="2524" StPrenosov="440" StOcen="0" VsotaOcen="0" DatumIzvoza="2026-09-01 16:06:21" OcenaSkupna="0" StPodgradiv="0" StudijskiProgramEvsID="1000315" JeIndeksirano="0" JeVecAvtorjev="0" DovoliZahtevkeZaDostop="0">
  <PID Url="http://hdl.handle.net/20.500.12556/RUL-106599">20.500.12556/RUL-106599</PID>
  <Naslov>Razvoj mikrokrmilnika v vezju FPGA</Naslov>
  <Podnaslov></Podnaslov>
  <TujJezik_Naslov>Design of microcontroller in FPGA device</TujJezik_Naslov>
  <TujJezik_Podnaslov></TujJezik_Podnaslov>
  <Opis>V diplomski nalogi je predstavljen razvoj in realizacija preprostega računalnika, oz. bolj točno mikrokrmilnika (več o definiciji tega v nadaljevanju) na vezju FPGA. Poleg opisa razvoja vezja, je predstavljen tudi razvoj vse potrebne programske opreme za delovanje. Cilj naloge je postopek prikazati na način, ki bo razumljiv ljudem, ki se zanimajo za to področje, vendar jim primanjkuje znanja za samostojen pričetek tovrstnega projekta, zraven pa tudi zanimiv za tiste, ki preprosto želijo osvežiti svoje znanje.
V okviru naloge sta podrobno predstavljena tako strojni del sistema, kot programski del, opis preizkusnih postopkov, za zaključek pa še primer izvajanja preprostega programa. Strojni del predstavlja model sistema zapisan v jeziku VHDL, ki je realiziran z vezjem FPGA na razvojni plošči, medtem ko programski del predstavlja sestavo ukazov in orodje, ki omogoča vnašanje teh ukazov v sistem na človeku prijazen način.</Opis>
  <TujJezik_Opis>This thesis presents the development and realization of a simple computer or more accurately a microcontroller(more on the definition of this later) on a FPGA circuit. Additionally to describing the development process of the circuit, the development of all required software, that is needed for proper operation will be presented as well. The goal is to present the process in a way, which will be understandable by those, who are interested in this field, but lack the knowledge for an independent start of a similar project, yet still interesting for those who simply wish to refresh it.
Within the scope of this thesis, the hardware, software, as well as the description of the testing procedures for the discussed system will be presented, ending it with an example of executing a simple program. The hardware presents the system model, written in VHDL and realized on a development board, while the software presents the instruction structure and a tool for inputting these instructions in a more human friendly manner.</TujJezik_Opis>
  <KljucneBesede>
    <Beseda>računalnik</Beseda>
    <Beseda>procesor</Beseda>
    <Beseda>mikrokrmilnik</Beseda>
    <Beseda>prevajalnik</Beseda>
    <Beseda>VHDL</Beseda>
  </KljucneBesede>
  <TujJezik_KljucneBesede>
    <Beseda>computer</Beseda>
    <Beseda>processor</Beseda>
    <Beseda>microcontroller</Beseda>
    <Beseda>compiler</Beseda>
    <Beseda>VHDL</Beseda>
  </TujJezik_KljucneBesede>
  <Potrjeno>true</Potrjeno>
  <JeZaklenjeno>false</JeZaklenjeno>
  <JeRecenzirano>false</JeRecenzirano>
  <Zaloznik></Zaloznik>
  <Izvor></Izvor>
  <Jezik ID="1060" ISO639-3="slv">Slovenski jezik</Jezik>
  <TujJezik ID="1033" ISO639-3="eng">Angleški jezik</TujJezik>
  <Povezave></Povezave>
  <Pokrivanje></Pokrivanje>
  <CasovnoPokritje></CasovnoPokritje>
  <AvtorskePravice></AvtorskePravice>
  <VrstaGradiva ID="mb11" DRIVER="info:eu-repo/semantics/bachelorThesis">Diplomsko delo/naloga</VrstaGradiva>
  <DatumVstavljanja>2019-03-07 10:50:05</DatumVstavljanja>
  <DatumObjave>2019-03-07 10:50:11</DatumObjave>
  <DatumSpremembe>2022-08-19 03:46:35</DatumSpremembe>
  <DatumTrajnegaHranjenja>0000-00-00 00:00:00</DatumTrajnegaHranjenja>
  <LetoIzida>2019</LetoIzida>
  <LetoIzidaDo>0</LetoIzidaDo>
  <KrajIzida></KrajIzida>
  <LetoIzvedbe>0</LetoIzvedbe>
  <KrajIzvedbe></KrajIzvedbe>
  <Opomba></Opomba>
  <StStrani></StStrani>
  <StevilcenjeNivo1></StevilcenjeNivo1>
  <StevilcenjeNivo2></StevilcenjeNivo2>
  <Kronologija></Kronologija>
  <Patent_Stevilka></Patent_Stevilka>
  <Patent_DatumVeljavnosti>0000-00-00</Patent_DatumVeljavnosti>
  <VerzijaDokumenta>NiDoloceno</VerzijaDokumenta>
  <StatusObjaveDrugje>NiDoloceno</StatusObjaveDrugje>
  <VrstaStroskaObjave>NiDoloceno</VrstaStroskaObjave>
  <DatumPoslanoVRecenzijo>0000-00-00</DatumPoslanoVRecenzijo>
  <DatumSprejetjaClanka>0000-00-00</DatumSprejetjaClanka>
  <DatumObjaveClanka>0000-00-00</DatumObjaveClanka>
  <EmbargoDo>1970-01-01</EmbargoDo>
  <VrstaEmbarga ID="1" Naziv="Takojšnja javna objava" OpenAIREDostop="openAccess"></VrstaEmbarga>
  <Osebe>
    <Oseba ID="85002" Ime="ADAM" Priimek="HRASTNIK" AltIme="" VlogaID="70" VlogaNaziv="Avtor" ConorID="" Afiliacija="" ArrsID="0" ORCID=""></Oseba>
    <Oseba ID="28887" Ime="Andrej" Priimek="Trost" AltIme="" VlogaID="991" VlogaNaziv="Mentor" ConorID="" Afiliacija="" ArrsID="0" ORCID=""></Oseba>
  </Osebe>
  <Identifikatorji>
    <Identifikator ID="16" Sifra="VisID" Naziv="VisID" URL="">43223</Identifikator>
  </Identifikatorji>
  <Datoteke>
    <Datoteka ID="117410" DatotekaNRID="10890289" NamenDatotekeID="2" NamenDatoteke="Predstavitvena datoteka" FormatDatotekeID="2" FormatDatoteke=".pdf" MIME="application/pdf" IkonaFormata="pdf.png" IkonaFormataPolniUrl="https://repozitorij.uni-lj.si/teme/rulDev/img/fileTypes/pdf.png" VelikostDatoteke="1964373" VelikostDatotekeKratko="1,87 MB" DatumVstavljanja="2019-03-07 10:50:12" JeZbrisana="false" JeJavnoVidna="true" JeIndeksirana="true" JeVidno="true" VidnoOd="01.01.1970" Zaporedje="0">
      <Naziv>Hrastnik_Adam_-_Razvoj_mikrokrmilnika_v_vezju_FPGA.pdf</Naziv>
      <OrgNaziv>Hrastnik_Adam_-_Razvoj_mikrokrmilnika_v_vezju_FPGA.pdf</OrgNaziv>
      <URL></URL>
      <Opis></Opis>
      <OpisTujJezik></OpisTujJezik>
      <UrlObdelave></UrlObdelave>
      <FrekvencaAzuriranjaID>1</FrekvencaAzuriranjaID>
      <Verzija></Verzija>
      <MD5>597B9F457B98ACA3B613342B83AA9EDD</MD5>
      <SHA256>6185c5211eeb0fbe2de6c8d852bdc27de6fec5f32f04bddf9c2fc88d0528240c</SHA256>
      <UUID>5cac97e9-a1b6-11eb-a523-00155dcfd717</UUID>
      <PID></PID>
      <PrenosPolniUrl>https://repozitorij.uni-lj.si/Dokument.php?lang=slv&amp;id=117410</PrenosPolniUrl>
      <Vsebine>
        <Vsebina TipVsebine="GoloBesedilo" JezikID="1060" Oznaka="" Dolzina="101425"></Vsebina>
      </Vsebine>
    </Datoteka>
  </Datoteke>
  <Organizacije>
    <Organizacija OrganizacijaID="27" Kratica="FE" ZavodEvsID="0000060" Logo="" LogoPolniUrl="https://repozitorij.uni-lj.si/teme/rulDev/img/logo/">Fakulteta za elektrotehniko</Organizacija>
  </Organizacije>
  <OrganizacijeVira>
  </OrganizacijeVira>
  <MetodeZbiranjaPodatkov>
  </MetodeZbiranjaPodatkov>
  <TipologijaDela ID="0" Koda="0" Naziv="Ni določena" SchemaOrg="CreativeWork"></TipologijaDela>
  <Ostalo>
    <StIrodsDatotek>0</StIrodsDatotek>
    <StDatotekPodTrajnimEmbargom>0</StDatotekPodTrajnimEmbargom>
    <StDatotekZOmejenimDostopom>0</StDatotekZOmejenimDostopom>
  </Ostalo>
</Gradivo>
