<?xml version="1.0" encoding="utf-8"?>
<Gradivo ID="105109" NadgradivoID="0" NRID="10980164" OceID="0" DomainUrl="https://repozitorij.uni-lj.si/" IzpisPolniUrl="https://repozitorij.uni-lj.si/IzpisGradiva.php?lang=slv&amp;id=105109" StOgledov="8043" StPrenosov="637" StOcen="0" VsotaOcen="0" DatumIzvoza="2026-11-12 17:35:37" OcenaSkupna="0" StPodgradiv="0" StudijskiProgramEvsID="1000319" JeIndeksirano="0" JeVecAvtorjev="0" DovoliZahtevkeZaDostop="0">
  <PID Url="http://hdl.handle.net/20.500.12556/RUL-105109">20.500.12556/RUL-105109</PID>
  <Naslov>AVTOMATSKA SINTEZA TOPOLOGIJ ANALOGNIH ELEKTRIČNIH VEZIJ</Naslov>
  <Podnaslov></Podnaslov>
  <TujJezik_Naslov>AUTOMATIC ANALOG CIRCUIT TOPOLOGY SYNTHESIS</TujJezik_Naslov>
  <TujJezik_Podnaslov></TujJezik_Podnaslov>
  <Opis>Načrtovanje analognih vezij je dolgotrajen proces, ki zahteva vso pozornost izkušenega
razvijalca. Že desetletja velja, da načrtovalcu vezja v izdatni meri pomagajo namenske
računalniške metode. Delo načrtovalca je tako rekoč revolucionaliziral simulator
SPICE, ki uporabniku omogoča, da mu ob vsakokratni spremembi zasnove vezja
ni potrebno ponavljati kompleksnih izračunov. Namesto njega namreč izračune z izjemno
hitrostjo opravi računalnik. Z zaostrovanjem načrtovalskih zahtev, pomanjkanjem
inženirjev ter vse krajšimi časovnimi roki je računalniška znanost razvijalcem
pomagala z novim orodjem - parametrsko optimizacijo. S tem avtomatičnim postopkom
je mogoče numerične parametre vezja (upornost, kapacitivnost ter širino in dolžino
vrat tranzistorjev) nastaviti tako, da lahko z dano konfiguracijo elementov (topologijo)
zagotovimo kar najboljše karakteristike vezja. Občasno pa se izkaže, da kljub
optimizaciji parametrov ne izpolnimo zahtevanih karakteristik. V takem primeru je
potrebno izbrati drugo topologijo ali razviti novo, ki bo ustrezala danim zahtevam. Iz
tega sledi naslednji logični korak v razvoju metod za računalniško načrtovanje vezij.
V tej doktorski disertaciji razvijemo postopek, s pomočjo katerega omogočimo tako
avtomatsko sintezo topologije kot tudi parametrov analognega vezja. Na podlagi
visoko nivojske zahteve o delovanju vezja (želeno ojačanje, dušenje, pasovna širina in podobno)
se odvija evolucijski proces, ki topologijo ter parametre vezja spreminja v smeri
končne rešitve, hkrati pa strogo upošteva omejitve, ki smo jih določili ob začetku. V
tej doktorski disertaciji sprva raziščemo prednosti ter pomanjkljivosti nekaterih že
obstoječih pristopov k avtomatski sintezi. Eden glavnih problemov obstoječih načinov
je napihovanje, torej nebrzdana rast topologije tekom sinteze, s pomočjo katere
poskušamo zadostiti vsem zahtevam. Zato je eden izmed izzivov pri razvoju orodij
za avtomatsko sintezo oblikovanje računalniške predstavitve topologije, ki bo omogočala
velik iskalni prostor, po drugi strani pa bo zapis omejevala pred napihovanjem.
V disertaciji poleg matričnega zapisa povezav razvijemo tudi operatorje, s pomočjo
katerih topologijo spreminjamo po principih izmenjave genskega zapisa. Zapis topologije,
ki ga predstavimo, lahko kot gradnike vezja uporablja tako osnovne elektronske
elemente kot tudi podvezja s poljubnim številom priključkov.
Sistematično preizkušanje prav vseh medsebojnih topoloških kombinacij električnih
gradnikov bi bilo z obstoječo strojno opremo časovno neizvedljivo. Zato za iskanje
po prostoru rešitev uporabimo algoritem po zgledu naravne evolucije, ki vezje razvije
v primernih časovnih okvirjih. Predstavimo dva različna pristopa k evolucijskemu
razvrščanju osebkov, in sicer eno- ter večkriterijskega. Enokriterijsko razvrščanje se
izkaže za uspešno pri sintezi enostavnejših vezij, z večkriterijskim pa uspemo ustvariti
tudi zahtevnejša vezja. Z večkriterijskim razvrščanjem dosežemo dobro raznolikost
osebkov v populaciji, kar zmanjša možnosti, da postopek konca v lokalnem minimumu.
Ker pri topologijah z več elementi število numeričnih parametrov naraste,
za njihovo ustrezno nastavitev uporabimo metodo PSADE, ki deluje kot pospeševalec
konvergence. Predstavimo tudi kombinirano metodo, sestavljeno iz NSGA-II ter
PSADE, s katero uravnoteženo skrbimo tako za raznolikost populacije kot tudi hitro
konvergenco. Evolucijski algoritem je v našem delu zastavljen tako, da je mogoče
izboljšati že obstoječe vezje, obenem pa iznajti vezje, sestavljeno zgolj iz naštetih elektronskih
gradnikov.
Za ustrezno ocenjevanje osebkov (vezij) v evolucijski populaciji razvijemo nove kriterijske
funkcije, ki v prvi vrsti vodijo razvoj topologije, obenem pa tudi vezja kot celote.
Uspešnost našega pristopa predstavimo na avtomatski sintezi pasivnih in aktivnih sit
ter napetostne reference za tehnologijo BiCMOS. Predstavljena metoda še ne nadomešča
dragocenih izkušenj načrtovalca vezij, lahko pa njegovo delo znatno pospeši
ter pomaga pri razvoju novih načrtovalskih idej.</Opis>
  <TujJezik_Opis>Analog circuit design is a time-consuming process, demanding full attention of an
experienced designer. For decades, various computer methods have aided circuit designers
in their everyday work. The design process was revolutionized with the apperance
of the SPICE simulator, which takes care of complex numerical calculations in
order to predict the actual circuit behaviour. Before SPICE, all the calculations had
to be carried out by the designer manually.Motivated by ever-increasing demands on
circuit performance, lack of capable engineers, and tightening deadlines, computer science
has developed an aiding tool called parameter optimization,which has been used
eectively in a designer’s workow. This automated procedure is capable of nding
optimal numerical parameters (such as resistance, capacitance, transistor gate width
and length) for given conguration of elements (i. e. , topology). However, parameter
optimization alone is often not enough to meet all the design criteria. In this case, a designer
has to choose another topology or design a new one to full the requirements.
This calls for the next logical step in developing methods for computer-aided circuit
design.
In this doctoral thesis,we developed a method capable of automated synthesis of both,
the topology aswell as parameters of analog electrical circuit. Based on a high-level circuit
behaviour description (such as desired gain, damping, or bandwidth), we employ
an evolutionary process to explore the topology and parameter space. The method
nds the solution within the boundaries set at the beginning. In the dissertation, we
rst discuss existing solutions for automated circuit synthesis, highlighting their advantages
and drawbacks. One of the known problems of most existing techniques is
bloat, an uncontrolled growth of the evolving circuit. One of the main challengeswhen
designing a tool for automated circuit synthesis is therefore developing a circuit topology
representation that will allow large enough search space while limiting bloat
as much as possible. In this thesis, we propose a circuit representation in a form of a
connection matrix. We developed operators for topology modication, based on the
idea of genetic material exchange. Our topology description allows topology buildingblocks
to be either simple two-pole electrical elements or elaborate subcircuits with
multiple connection terminals (or both).Abrute-force exploration of all possible topologies
combining even the smallest of sets of building-blocks is infeasible even using
the most state-of-the-art computer hardware. We developed an algorithm based on
the principles of natural evolution in order to nd the solution within a limited time
budget.
We utilize two methods to discriminate the individuals among each other, single- and
multi-objective sorting. Single-objective sorting proved to be successful for synthesis
of simple circuits, while multi-objective sorting was necessary to successfully develop
more complex topologies. Using multi-objective sorting, population diversity is
maintained automatically, with much less chance of the method to stuck in a local minimum.
When we design topologies with a large number of numerical parameters, we
use an additional parameter optimization method PSADE to nd even more optimal
values of these parameters.
We developed a novel combined technique, based on theNSGA-II multi-objective sorting
method and the PSADE parameter optimizer. This combination proved successful
in maintaining a good balance between the population diversity on one hand and
convergence speed at the other. Our hybrid algorithm is able to improve an existing
topology or it can invent a circuit from scratch.
We also had to develop appropriate cost functions capable of steering the evolution
towards a successful topology as well as helping to tune the numerical parameters.
We successfully tested our approach by synthesizing the lters (both passive and active)
and a voltage reference for BiCMOS technology. Although the proposed method
does not entirely replace an experienced human designer, it can signicantly speed up
his/her work and helps to explore new design ideas.</TujJezik_Opis>
  <KljucneBesede>
    <Beseda>avtomatska sinteza</Beseda>
    <Beseda>analogna vezja</Beseda>
    <Beseda>računalniško podprto načrtovanje</Beseda>
    <Beseda>evolucijski algoritmi</Beseda>
    <Beseda>veckriterijska optimizacija</Beseda>
    <Beseda>hibridna optimizacija</Beseda>
  </KljucneBesede>
  <TujJezik_KljucneBesede>
    <Beseda>Automated Synthesis</Beseda>
    <Beseda>Analog Circuits</Beseda>
    <Beseda>Computer-aided Design</Beseda>
    <Beseda>Evolutionary Algorithms</Beseda>
    <Beseda>Multi-criteria Optimization</Beseda>
    <Beseda>Hybrid Optimization</Beseda>
  </TujJezik_KljucneBesede>
  <Potrjeno>true</Potrjeno>
  <JeZaklenjeno>false</JeZaklenjeno>
  <JeRecenzirano>false</JeRecenzirano>
  <Zaloznik></Zaloznik>
  <Izvor></Izvor>
  <Jezik ID="1060" ISO639-3="slv">Slovenski jezik</Jezik>
  <TujJezik ID="1033" ISO639-3="eng">Angleški jezik</TujJezik>
  <Povezave></Povezave>
  <Pokrivanje></Pokrivanje>
  <CasovnoPokritje></CasovnoPokritje>
  <AvtorskePravice></AvtorskePravice>
  <VrstaGradiva ID="mb31" DRIVER="info:eu-repo/semantics/doctoralThesis">Doktorsko delo/naloga</VrstaGradiva>
  <DatumVstavljanja>2018-10-26 08:59:07</DatumVstavljanja>
  <DatumObjave>2018-10-26 08:59:14</DatumObjave>
  <DatumSpremembe>2022-08-17 03:46:47</DatumSpremembe>
  <DatumTrajnegaHranjenja>0000-00-00 00:00:00</DatumTrajnegaHranjenja>
  <LetoIzida>2018</LetoIzida>
  <LetoIzidaDo>0</LetoIzidaDo>
  <KrajIzida></KrajIzida>
  <LetoIzvedbe>0</LetoIzvedbe>
  <KrajIzvedbe></KrajIzvedbe>
  <Opomba></Opomba>
  <StStrani></StStrani>
  <StevilcenjeNivo1></StevilcenjeNivo1>
  <StevilcenjeNivo2></StevilcenjeNivo2>
  <Kronologija></Kronologija>
  <Patent_Stevilka></Patent_Stevilka>
  <Patent_DatumVeljavnosti>0000-00-00</Patent_DatumVeljavnosti>
  <VerzijaDokumenta>NiDoloceno</VerzijaDokumenta>
  <StatusObjaveDrugje>NiDoloceno</StatusObjaveDrugje>
  <VrstaStroskaObjave>NiDoloceno</VrstaStroskaObjave>
  <DatumPoslanoVRecenzijo>0000-00-00</DatumPoslanoVRecenzijo>
  <DatumSprejetjaClanka>0000-00-00</DatumSprejetjaClanka>
  <DatumObjaveClanka>0000-00-00</DatumObjaveClanka>
  <EmbargoDo>1970-01-01</EmbargoDo>
  <VrstaEmbarga ID="1" Naziv="Takojšnja javna objava" OpenAIREDostop="openAccess"></VrstaEmbarga>
  <Osebe>
    <Oseba ID="83694" Ime="ŽIGA" Priimek="ROJEC" AltIme="" VlogaID="70" VlogaNaziv="Avtor" ConorID="" Afiliacija="" ArrsID="0" ORCID=""></Oseba>
    <Oseba ID="28893" Ime="Iztok" Priimek="Fajfar" AltIme="" VlogaID="991" VlogaNaziv="Mentor" ConorID="" Afiliacija="" ArrsID="0" ORCID=""></Oseba>
  </Osebe>
  <Identifikatorji>
    <Identifikator ID="16" Sifra="VisID" Naziv="VisID" URL="">44741</Identifikator>
  </Identifikatorji>
  <Relacije>
  </Relacije>
  <VerzijeGradiva>
  </VerzijeGradiva>
  <Datoteke>
    <Datoteka ID="115685" DatotekaNRID="10819144" NamenDatotekeID="2" NamenDatoteke="Predstavitvena datoteka" FormatDatotekeID="2" FormatDatoteke=".pdf" MIME="application/pdf" IkonaFormata="pdf.png" IkonaFormataPolniUrl="https://repozitorij.uni-lj.si/teme/rulDev/img/fileTypes/pdf.png" VelikostDatoteke="7188962" VelikostDatotekeKratko="6,86 MB" DatumVstavljanja="2018-10-26 08:59:17" JeZbrisana="false" JeJavnoVidna="true" JeIndeksirana="true" JeVidno="true" VidnoOd="01.01.1970" Zaporedje="0">
      <Naziv>Rojec_Ziga_-_AVTOMATSKA_SINTEZA_TOPOLOGIJ_ANALOGNIH_ELEKTRICNIH_VEZIJ.pdf</Naziv>
      <OrgNaziv>Rojec_Ziga_-_AVTOMATSKA_SINTEZA_TOPOLOGIJ_ANALOGNIH_ELEKTRICNIH_VEZIJ.pdf</OrgNaziv>
      <URL></URL>
      <Opis></Opis>
      <OpisTujJezik></OpisTujJezik>
      <UrlObdelave></UrlObdelave>
      <FrekvencaAzuriranjaID>1</FrekvencaAzuriranjaID>
      <Verzija></Verzija>
      <MD5>D5988E8B76C897BDC12960A8DDFB0ACC</MD5>
      <SHA256>aacb83381e952c3dd44f72cb0501e9e5668bd23d4b63fd04884c67fab174577f</SHA256>
      <UUID>1c987800-a1b6-11eb-a523-00155dcfd717</UUID>
      <PID></PID>
      <PrenosPolniUrl>https://repozitorij.uni-lj.si/Dokument.php?lang=slv&amp;id=115685</PrenosPolniUrl>
      <Vsebine>
        <Vsebina TipVsebine="GoloBesedilo" JezikID="1060" Oznaka="" Dolzina="191281"></Vsebina>
      </Vsebine>
    </Datoteka>
  </Datoteke>
  <Organizacije>
    <Organizacija OrganizacijaID="27" Kratica="FE" ZavodEvsID="0000060" Logo="" LogoPolniUrl="https://repozitorij.uni-lj.si/teme/rulDev/img/logo/">Fakulteta za elektrotehniko</Organizacija>
  </Organizacije>
  <OrganizacijeVira>
  </OrganizacijeVira>
  <MetodeZbiranjaPodatkov>
  </MetodeZbiranjaPodatkov>
  <TipologijaDela ID="0" Koda="0" Naziv="Ni določena" SchemaOrg="CreativeWork"></TipologijaDela>
  <Ostalo>
    <StIrodsDatotek>0</StIrodsDatotek>
    <StDatotekPodTrajnimEmbargom>0</StDatotekPodTrajnimEmbargom>
    <StDatotekZOmejenimDostopom>0</StDatotekZOmejenimDostopom>
  </Ostalo>
</Gradivo>
