<?xml version="1.0" encoding="utf-8"?>
<Gradivo ID="104078" NadgradivoID="0" NRID="10975550" OceID="0" DomainUrl="https://repozitorij.uni-lj.si/" IzpisPolniUrl="https://repozitorij.uni-lj.si/IzpisGradiva.php?lang=slv&amp;id=104078" StOgledov="2898" StPrenosov="616" StOcen="0" VsotaOcen="0" DatumIzvoza="2026-09-29 23:52:52" OcenaSkupna="0" StPodgradiv="0" StudijskiProgramEvsID="1000316" JeIndeksirano="0" JeVecAvtorjev="0" DovoliZahtevkeZaDostop="0">
  <PID Url="http://hdl.handle.net/20.500.12556/RUL-104078">20.500.12556/RUL-104078</PID>
  <Naslov>Strojna izvedba konvolucijske nevronske mreže na programirljivem vezju</Naslov>
  <Podnaslov></Podnaslov>
  <TujJezik_Naslov>Hardware implementation of convolutional neural network on programmable device</TujJezik_Naslov>
  <TujJezik_Podnaslov></TujJezik_Podnaslov>
  <Opis>YOLO je algoritem za prepoznavanje in določanje lokacije predmetov na slikah.
Za to uporablja konvolucijske nevronske mreže.
Je računsko precej zahteven, zato bi radi zanj izkoristili FPGA vezja. V
magistrski nalogi je opisana implementacija algoritma v jeziku C++ z uporabo visoko nivojske
sinteze. Primerjana sta hitrost algoritma na procesorju ARM in v FPGA vezju.
Prav tako so raziskani učinki uporabe različne velikosti podatkovnih tipov za računanje. Z uporabo števil z nepremično decimalno vejico velikosti 24-bitov, ki so optimalna, dosežemo na majhnem FPGA vezju na ZedBoard-u, bistveno hitrejšo implementacijo kot na primerljivem procesorskem sistemu.</Opis>
  <TujJezik_Opis>YOLO is a system for detection and localization of objects in images using convolutional
neural networks. It is computationally intensive, so we want to use FPGAs for better performance. This master&#039;s thesis describes the implementation of the algorithm in C++  using  high level synthesis. The speed of the algorithm is compared between software implementation on ARM processor and the FPGA. The effects of using different data types and sizes on computation are also explored. Using 24 bit fixed point numbers, that are optimal, on the small FPGA chip available on ZedBoard, we can achieve significantly faster implementation than a comparable processor system.</TujJezik_Opis>
  <KljucneBesede>
    <Beseda>Konvolucijske nevronske mreže</Beseda>
    <Beseda>YOLO</Beseda>
    <Beseda>FPGA</Beseda>
    <Beseda>HLS</Beseda>
  </KljucneBesede>
  <TujJezik_KljucneBesede>
    <Beseda>Convolutional neural networks</Beseda>
    <Beseda>YOLO</Beseda>
    <Beseda>FPGA</Beseda>
    <Beseda>HLS</Beseda>
  </TujJezik_KljucneBesede>
  <Potrjeno>true</Potrjeno>
  <JeZaklenjeno>false</JeZaklenjeno>
  <JeRecenzirano>false</JeRecenzirano>
  <Zaloznik></Zaloznik>
  <Izvor></Izvor>
  <Jezik ID="1060" ISO639-3="slv">Slovenski jezik</Jezik>
  <TujJezik ID="1033" ISO639-3="eng">Angleški jezik</TujJezik>
  <Povezave></Povezave>
  <Pokrivanje></Pokrivanje>
  <CasovnoPokritje></CasovnoPokritje>
  <AvtorskePravice></AvtorskePravice>
  <VrstaGradiva ID="mb22" DRIVER="info:eu-repo/semantics/masterThesis">Magistrsko delo/naloga</VrstaGradiva>
  <DatumVstavljanja>2018-10-04 09:40:49</DatumVstavljanja>
  <DatumObjave>2018-10-04 09:40:53</DatumObjave>
  <DatumSpremembe>2022-08-17 03:42:59</DatumSpremembe>
  <DatumTrajnegaHranjenja>0000-00-00 00:00:00</DatumTrajnegaHranjenja>
  <LetoIzida>2018</LetoIzida>
  <LetoIzidaDo>0</LetoIzidaDo>
  <KrajIzida></KrajIzida>
  <LetoIzvedbe>0</LetoIzvedbe>
  <KrajIzvedbe></KrajIzvedbe>
  <Opomba></Opomba>
  <StStrani></StStrani>
  <StevilcenjeNivo1></StevilcenjeNivo1>
  <StevilcenjeNivo2></StevilcenjeNivo2>
  <Kronologija></Kronologija>
  <Patent_Stevilka></Patent_Stevilka>
  <Patent_DatumVeljavnosti>0000-00-00</Patent_DatumVeljavnosti>
  <VerzijaDokumenta>NiDoloceno</VerzijaDokumenta>
  <StatusObjaveDrugje>NiDoloceno</StatusObjaveDrugje>
  <VrstaStroskaObjave>NiDoloceno</VrstaStroskaObjave>
  <DatumPoslanoVRecenzijo>0000-00-00</DatumPoslanoVRecenzijo>
  <DatumSprejetjaClanka>0000-00-00</DatumSprejetjaClanka>
  <DatumObjaveClanka>0000-00-00</DatumObjaveClanka>
  <EmbargoDo>1970-01-01</EmbargoDo>
  <VrstaEmbarga ID="1" Naziv="Takojšnja javna objava" OpenAIREDostop="openAccess"></VrstaEmbarga>
  <Osebe>
    <Oseba ID="82219" Ime="Domen" Priimek="Ipavec" AltIme="" VlogaID="70" VlogaNaziv="Avtor" ConorID="" Afiliacija="" ArrsID="0" ORCID=""></Oseba>
    <Oseba ID="28887" Ime="Andrej" Priimek="Trost" AltIme="" VlogaID="991" VlogaNaziv="Mentor" ConorID="" Afiliacija="" ArrsID="0" ORCID=""></Oseba>
  </Osebe>
  <Identifikatorji>
    <Identifikator ID="16" Sifra="VisID" Naziv="VisID" URL="">42281</Identifikator>
  </Identifikatorji>
  <Datoteke>
    <Datoteka ID="114595" DatotekaNRID="10814324" NamenDatotekeID="2" NamenDatoteke="Predstavitvena datoteka" FormatDatotekeID="2" FormatDatoteke=".pdf" MIME="application/pdf" IkonaFormata="pdf.png" IkonaFormataPolniUrl="https://repozitorij.uni-lj.si/teme/rulDev/img/fileTypes/pdf.png" VelikostDatoteke="572722" VelikostDatotekeKratko="559,30 KB" DatumVstavljanja="2018-10-04 09:40:54" JeZbrisana="false" JeJavnoVidna="true" JeIndeksirana="true" JeVidno="true" VidnoOd="01.01.1970" Zaporedje="0">
      <Naziv>Ipavec_Domen_-_Strojna_izvedba_konvolucijske_nevronske_mreze_na_programirljivem_vezju.pdf</Naziv>
      <OrgNaziv>Ipavec_Domen_-_Strojna_izvedba_konvolucijske_nevronske_mreze_na_programirljivem_vezju.pdf</OrgNaziv>
      <URL></URL>
      <Opis></Opis>
      <OpisTujJezik></OpisTujJezik>
      <UrlObdelave></UrlObdelave>
      <FrekvencaAzuriranjaID>1</FrekvencaAzuriranjaID>
      <Verzija></Verzija>
      <MD5>6481E82A3D7978EDBAAB8233709DCD45</MD5>
      <SHA256>fec83214c6c4e35557bb30437167b22cefd4733b85d0f3a8acd92aaef097aaa3</SHA256>
      <UUID>f9f5a3e1-a1b5-11eb-a523-00155dcfd717</UUID>
      <PID></PID>
      <PrenosPolniUrl>https://repozitorij.uni-lj.si/Dokument.php?lang=slv&amp;id=114595</PrenosPolniUrl>
      <Vsebine>
        <Vsebina TipVsebine="GoloBesedilo" JezikID="1060" Oznaka="" Dolzina="56884"></Vsebina>
      </Vsebine>
    </Datoteka>
  </Datoteke>
  <Organizacije>
    <Organizacija OrganizacijaID="27" Kratica="FE" ZavodEvsID="0000060" Logo="" LogoPolniUrl="https://repozitorij.uni-lj.si/teme/rulDev/img/logo/">Fakulteta za elektrotehniko</Organizacija>
  </Organizacije>
  <OrganizacijeVira>
  </OrganizacijeVira>
  <MetodeZbiranjaPodatkov>
  </MetodeZbiranjaPodatkov>
  <TipologijaDela ID="0" Koda="0" Naziv="Ni določena" SchemaOrg="CreativeWork"></TipologijaDela>
  <Ostalo>
    <StIrodsDatotek>0</StIrodsDatotek>
    <StDatotekPodTrajnimEmbargom>0</StDatotekPodTrajnimEmbargom>
    <StDatotekZOmejenimDostopom>0</StDatotekZOmejenimDostopom>
  </Ostalo>
</Gradivo>
