<?xml version="1.0"?>
<metadata xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:dc="http://purl.org/dc/elements/1.1/"><dc:title>Vrednotenje faznega šuma v ulomkovi fazno sklenjeni zanki</dc:title><dc:creator>Blatnik,	Aljaž	(Avtor)
	</dc:creator><dc:creator>Vidmar,	Matjaž	(Mentor)
	</dc:creator><dc:subject>fazni šum</dc:subject><dc:subject>fazno sklenjena zanka</dc:subject><dc:subject>ulomkovni način delovanja</dc:subject><dc:subject>programabilni čip</dc:subject><dc:subject>MAX2871</dc:subject><dc:subject>Python</dc:subject><dc:subject>ARM Cortex-M0</dc:subject><dc:description>Delo se ukvarja z vrednotenjem faznega šuma ulomkove fazno sklenjene zanke. Z opisom teoretičnega ozadja delovanja PLL zanke tako v celoštevilskem kot ulomkovem načinu preide v opis posameznih gradnikov skupaj s tehnološkimi omejitvami in primeri izvedbe. Fazni šum je opisan iz primera vrste šuma, tako matematično kot vizualno, v primeru vklenjene zanke. 

Praktični del predstavlja gradnjo frekvenčnega izvora s pomočjo integriranega čipa MAX2871, dodana so tudi navodila, kako prototip sestavimo v domači delavnici s pomočjo široko dostopnih orodji. Predstavljeni so podporni sistemi za komunikacijo s PLL čipom preko USB povezave, ter metoda za samodejno merjenje faznega šuma s pomočjo programskega jezika Python, ter spektralnega analizatorja. 

Meritve prikazujejo vpliv različnih načinov delovanja na spreminjanje faznega šuma. Izmerjen je vpliv toka črpalke naboja, stopnja linearnosti, ter različni režimi za izločanje neželenih špičk. Predstavljena je tudi samodejna meritev faznega šuma v celotnem frekvenčnem področju.

V zaključnem delu je predstavljena izvedba fazno sklenjene zanke s FPGA, ki je bila sicer uspešna, a s stališča faznega šuma zaradi presluha v notranjosti čipa slaba.</dc:description><dc:date>2017</dc:date><dc:date>2017-03-20 14:30:01</dc:date><dc:type>Magistrsko delo/naloga</dc:type><dc:identifier>91113</dc:identifier><dc:identifier>VisID: 38202</dc:identifier><dc:language>sl</dc:language></metadata>
