Zasnova in izdelava testne naprave Ethernet v vezju SoC FPGACIGLIČ, JURE (Avtor) Žemva, Andrej (Mentor) omrežna testna napravaAlteraArria V ST SoC FPGAFPGAHPS10 Gbps Ethernet vmesniktest stabilnostimeritev propustnostimeritev zakasnitvePri razvoju sodobnih, več gigabitnih omrežnih naprav se pogosto srečamo z izzivom njihovega testiranja in karakterizacije. V sklopu diplomskega dela je predstavljen razvoj omrežne testne naprave od začetnih tehnoloških zahtev, izbire ključnih komponent, pa vse do končne implementacije in testiranja. Integrirano vezje Arria V ST SoC FPGA, proizvajalca Altera, predstavlja osrednji gradnik sistema. Samo integrirano vezje spada v družino sistemov na čipu, ki poleg programabilne logike (FPGA) vsebuje tudi procesorski del (ang. hard processor system HPS), zasnovan okoli dvojedrnega procesorja ARM Cortex-A9. Vezje omogoča razvoj hibridnih rešitev, kjer časovno kritične funkcije implementiramo v programabilni logiki, procesorski del pa skrbi za sistemsko delovanje. V našem primeru so v programabilnem delu vezja implementirani 10 Gbps Ethernet vmesnik, logika za sestavljanje in preverjanje paketov ter vmesnik za posredovanje paketov procesorskemu delu. Procesorski del izvaja programsko kodo, ki skrbi za konfiguracijo perifernih naprav, programabilne logike in zagon operacijskega sistema Linux. Le-ta nam preko Ethernet vmesnika, implementiranega v programabilnem delu vezja, omogoča povezljivost naprave v omrežje in izvajanje programa za konfiguracijo ter kontrolo paketnega generatorja. Kontrolni program omogoča izvajanje dveh testov. Prvi test izvaja meritev propustnosti in zakasnitve testiranega sistema. Drugi test je namenjen testiranju stabilnosti testiranega sistema. Praktični prikaz delovanja testne naprave je izveden na testni plošči Arria V SoC FPGA Development Board, proizvajalca Altera.20162016-05-09 10:32:24Diplomsko delo81754VisID: 33782sl