<?xml version="1.0"?>
<metadata xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:dc="http://purl.org/dc/elements/1.1/"><dc:title>VZPOSTAVITEV SISTEMA IZBOLJŠAVE KVALITETE STORITEV NA VEZJU FPGA V 10G ETHERNETNEM OMREŽJU</dc:title><dc:creator>Torkar,	Lenart	(Avtor)
	</dc:creator><dc:creator>Možek,	Matej	(Mentor)
	</dc:creator><dc:subject>QoS</dc:subject><dc:subject>FPGA</dc:subject><dc:subject>Ethernet omrežja</dc:subject><dc:subject>zanesljivost</dc:subject><dc:subject>Python</dc:subject><dc:subject>oblikovanje prometa</dc:subject><dc:subject>nadzor prometa</dc:subject><dc:description>V tem delu je predstavljena zasnova QoS sistema, katerega namen je izboljšati kakovost storitev in zanesljivost povezav v Ethernetnih omrežjih, zlasti kadar vhodni promet presega zmogljivost izhodnega kanala. V takih primerih lahko pride do različnih oblik degradacije delovanja omrežja: od rahlega poslabšanja kakovosti povezav, kot sta povečana zakasnitev ali nihanje hitrosti, do popolnih izgub povezav. Slednje je lahko posebej kritično v okoljih, kjer gre za promet kritične infrastrukture – na primer v industrijskih nadzornih sistemih, bančnih omrežjih ali varnostnih institucijah, kjer že kratkotrajna prekinitev lahko povzroči resne
posledice.
Predstavljeni QoS sistem temelji na uveljavljenih in preizkušenih algoritmih za uravnavanje podatkovnega prometa, ki omogočajo nadzor nad zapolnjenostjo pomnilniških struktur, pravično razporejanje pasovne širine ter preprečevanje preobremenitev. Zasnova združuje robustnost klasičnih pristopov z modularnostjo, ki omogoča nadaljnje nadgradnje in prilagoditve glede na specifične potrebe omrežnega okolja. Rezultat je fleksibilen in razširljiv sistem, ki lahko učinkovito podpira tako splošne kot tudi visoko specializirane aplikacije, kjer je zanesljivost prenosa podatkov ključnega pomena.
Sistem je bil v celoti implementiran na FPGA platformi, kar je pomembna prednost pri obdelavi omrežnega prometa. FPGA omogoča pravo paralelno izvajanje logike, zato lahko posamezne komponente sistema – od merjenja zasedenosti pomnilnikov do arbitraže in izpuščanja paketov – delujejo istočasno in brez medsebojnega čakanja. Tak pristop bistveno zmanjša zakasnitve in omogoča izjemno visoko pretočnost podatkov, saj se obdelava paketov izvaja sproti, neposredno v strojni logiki. Zato je FPGA idealna platforma za implementacijo takih mehanizmov, ki morajo delovati deterministično, hitro in zanesljivo tudi pri zelo visokih
hitrostih prenosa.</dc:description><dc:date>2026</dc:date><dc:date>2026-04-01 11:00:59</dc:date><dc:type>Magistrsko delo/naloga</dc:type><dc:identifier>181326</dc:identifier><dc:identifier>VisID: 63284</dc:identifier><dc:language>sl</dc:language></metadata>
