Načrtovanje sistema na čipu RISC-V v tehnologiji CMOSŠuligoj, Andraž (Avtor) Žemva, Andrej (Mentor) Pogačar, Jan (Komentor) digitalno integrirano vezjeRISC-Vsistem na čipuCMOSTehnološki napredek na področju integriranih vezij je omogočil implementacijo računalniških sistemov na samostojnem čipu. Vsak računalniški sistem vsebuje centralno procesno enoto, ki ji pripada ukazna arhitektura. Večina uspešnih ukaznih arhitektur, podjetij, kot so ARM in Intel, je zaščitenih, torej je uporaba ukazne arhitekture brez licence prepovedana. Kot posledica tega je nastala pobuda za razvoj odprtokodnih arhitektur, kot je na primer RISC-V. Skozi magistrsko delo je predstavljeno načrtovanje digitalnih integriranih vezij na primeru enostavnega RISC-V sistema na čipu. V teoretičnem delu magistrske naloge so na kratko opisani splošni koraki in priporočila v procesu načrtovanja omenjenih vezij. V nadaljevanju so nato podrobneje predstavljene specifikacije, implementacijske posebnosti in verifikacija RISC-V sistema. Rezultat implementacije je sistem na čipu, ki je v trenutni fazi razvoja skladen s funkcionalnimi in električnimi specifikacijami. Ker so analogni gradniki še v procesu razvoja, so ti nadomeščeni s črnimi škatlami, zato trenutni rezultati služijo kot referenca za nadaljnje načrtovanje. V primeru uspešne izdelave bo opisana implementacija postavila temelje za kasnejše izvedbe sistema, ki bi služili kot krmilna in DSP enota znotraj namenskih integriranih vezij podjetja Renishaw d.o.o.20262026-01-16 11:45:02Magistrsko delo/naloga178031VisID: 63258COBISS_ID: 265430787sl