<?xml version="1.0"?>
<metadata xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:dc="http://purl.org/dc/elements/1.1/"><dc:title>Načrtovanje 10-bitnega integriranega SAR AD pretvornika v 350 nm tehnologiji</dc:title><dc:creator>Bezek,	Jure	(Avtor)
	</dc:creator><dc:creator>Trontelj,	Janez	(Mentor)
	</dc:creator><dc:creator>Šmelcer,	Žiga	(Komentor)
	</dc:creator><dc:subject>Integrirana vezja</dc:subject><dc:subject>analogno-digitalni pretvornik</dc:subject><dc:subject>SAR pretvornik</dc:subject><dc:subject>Napetostni ščit</dc:subject><dc:description>Za magistrsko delo smo načrtali, simulirali in optimizirali shemo integriranega analogno digitalnega pretvornika v 350-nm tehnologiji.
Ima 10-bitno resolucijo, sposoben je pretvoriti 13.3 milijonov vzorcev na
sekundo, pri maksimalni vzorčni frekvenci ima porabo 1.7~mW. Digitalni izhod vezja je serializiran, kar zmanjša število priključkov. 
Ključna komponenta SAR pretvornika je integriran digitalno analogni pretvornik, ki ustvarja znane analogne nivoje, s katerimi primerja
vzorčeno vrednost. Zaradi tega je bila glavnina praktičnega dela naloge posvečena izvedbi in optimizaciji te komponente. Preizkušenih je bilo
več različnih izvedb digitalno-analognih pretvornikov (tokovni, kapacitivni in ohmski). Za končno vezje je bila uporabljena kapacitivna lestvica.
Parazitne karakteristike integriranih komponent minimiziramo z napetostnim ščitom. Izvedba in simulacija te
rešitve je bila izvedena v okviru magistrske naloge.</dc:description><dc:date>2025</dc:date><dc:date>2025-11-04 12:40:10</dc:date><dc:type>Magistrsko delo/naloga</dc:type><dc:identifier>175564</dc:identifier><dc:identifier>VisID: 63022</dc:identifier><dc:identifier>COBISS_ID: 258144515</dc:identifier><dc:language>sl</dc:language></metadata>
