<?xml version="1.0"?>
<metadata xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:dc="http://purl.org/dc/elements/1.1/"><dc:title>Zasnova strojne opreme za nizkocenovni VNA v frekvenčnem pasu X</dc:title><dc:creator>PEVEC,	MATEJ	(Avtor)
	</dc:creator><dc:creator>Batagelj,	Boštjan	(Mentor)
	</dc:creator><dc:creator>Blatnik,	Aljaž	(Komentor)
	</dc:creator><dc:subject>vektorski analizator vezij</dc:subject><dc:subject>visokofrekvenčno vezje</dc:subject><dc:subject>STM32</dc:subject><dc:subject>Latice iCE40 UltraPlus FPGA</dc:subject><dc:subject>TI ADS4222 ADC</dc:subject><dc:subject>STuW81300 PLL</dc:subject><dc:subject>merilna oprema</dc:subject><dc:description>V magistrskem delu je predstavljen razvoj strojne opreme, potrebne za zasnovo nizko cenovnega enosmernega kazalčnega analizatorja vezij v pasu X. Poleg strojne opreme so razviti tudi gonilniki za oživitev in komunikacijo z digitalnimi vezji ter programska oprema za prenos podatkov preko virtualnega USB serijskega vmesnika. Za upravljanje je implementirana podpora za ukaze, skladne s standardom SCPI. Najprej se analizirajo obstoječi sistemi podobnega tipa. Na podlagi ugotovitev se pripravi načrt, razdeljen na bloke. Ti vključujejo mešalnika s siti v GHz in MHz območjih, oscilator, frekvenčni vir na osnovi ST STuW81300, vezje za obdelavo mešanih signalov s TI ADS4222 za vzorčenje in pretvorbo ter Lattice iCE40UP5k za shranjevanje in obdelavo signalov. Glavno vezje, z ST STM32H563, skrbi za upravljanje. Pri izbiri elektronskih gradnikov se upoštevajo cena, funkcionalnost, nadgradljivost in združljivost z odprtokodnimi orodji. Sledi izdelava vezij in odpravljanje morebitnih napak v načrtih. Ko je programska oprema razvita, se preizkusi komunikacija s terminalom, nato pa se pomerijo še vezja. Ugotovi se, da deluje v želenem pasu, vendar še obstaja prostor za izboljšave. Prav tako se izkaže, da je izbrano FPGA vezje prepočasno za delovanje kot medpomnilnik ali procesor signalov, zato ni primerno za ta namen. Predlaga se neposredno vzorčenje z mikrokrmilnikom, ali izbiro zmogljivejšega programirljivega polja vrat. Predlagajo se tudi nadaljnji koraki za razvoj sistema in možne prihodnje izboljšave. Zaključi se, da je izdelava takega nizkocenovnega sistema mogoča, vendar je za izdelavo funkcionalne celote potreben nadaljnji razvoj.</dc:description><dc:date>2025</dc:date><dc:date>2025-04-02 11:15:00</dc:date><dc:type>Magistrsko delo/naloga</dc:type><dc:identifier>168196</dc:identifier><dc:identifier>VisID: 62909</dc:identifier><dc:identifier>COBISS_ID: 234173699</dc:identifier><dc:language>sl</dc:language></metadata>
