<?xml version="1.0"?>
<metadata xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:dc="http://purl.org/dc/elements/1.1/"><dc:title>Razvoj testnega sistema za testiranje namenskega integriranega vezja</dc:title><dc:creator>HRUŠOVAR,	MATIJA	(Avtor)
	</dc:creator><dc:creator>Sešek,	Aleksander	(Mentor)
	</dc:creator><dc:subject>Wafer sort</dc:subject><dc:subject>ASIC</dc:subject><dc:subject>FPGA</dc:subject><dc:subject>DFT</dc:subject><dc:subject>ATE</dc:subject><dc:description>V magistrskem delu je predstavljena zasnova in razvoj naprave za testiranje namenskega mešano-signalnega integriranega vezja v proizvodnji. Testirano integrirano vezje se bo uporabljalo v sistemu z magnetnimi dajalniki pozicije, skupaj z magnetno-uporovnim senzorjem.

Delo najprej obravnava teorijo testiranja, razloge za testiranje ter metode testiranja integriranih vezij. Nato se osredotoča na testirano integrirano vezje in postopke testiranja, kar določa tudi zahteve za razvoj in arhitekturo testne naprave.

Testirano integrirano vezje vsebuje namenske strukture za testiranje in druge pomožne elemente za lažjo in hitrejšo izvedbo testov. Teoretični del naloge je zato usmerjen na testne strukture, ki jih vsebuje integrirano vezje. Te strukture so vključene v shemo integriranega vezja z uporabo EDA orodij, ki za testiranje logike uporabljajo algoritme za avtomatsko generacijo testnih vzorcev (ATPG) po izbranem modelu napak. Ustvarjena testna koda se običajno izvaja s pomočjo avtomatskih testnih naprav (ATE), ki jih uporabljamo na testih integriranih vezij na silicijevih rezinah in ločijo dobra in slaba integrirana vezja. Ker je komercialna oprema za manjšo produkcijo integriranih vezij predraga in funkcionalno redundantna, magistrsko delo v drugem delu predstavlja razvoj cenejše in enostavnejše testne naprave, ki lahko izvaja to testno kodo.

Razvita testna naprava je bistveno enostavnejša in cenejša od komercialne testne opreme, prispevala bo k učinkovitemu testiranju specifičnega integriranega vezja in bo služila kot dobro izhodišče za testiranje bodočih mešano signalnih čipov.</dc:description><dc:date>2024</dc:date><dc:date>2024-07-04 10:50:01</dc:date><dc:type>Magistrsko delo/naloga</dc:type><dc:identifier>159258</dc:identifier><dc:identifier>VisID: 62727</dc:identifier><dc:identifier>COBISS_ID: 201074691</dc:identifier><dc:language>sl</dc:language></metadata>
