<?xml version="1.0"?>
<rdf:RDF xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:dc="http://purl.org/dc/elements/1.1/"><rdf:Description rdf:about="https://repozitorij.uni-lj.si/IzpisGradiva.php?id=85183"><dc:title>Zaznavanje velikih objektov na binarni sliki s hitro kamero</dc:title><dc:creator>GRLJ,	JANI	(Avtor)
	</dc:creator><dc:creator>Trost,	Andrej	(Mentor)
	</dc:creator><dc:subject>FPGA</dc:subject><dc:subject>VHDL</dc:subject><dc:subject>zaznavanje objektov</dc:subject><dc:description>Cilj diplomskega dela je bil prvotni algoritem za obdelavo slike, ki obdeluje slike na osebnem računalniku in je napisan v programskem jeziku C, pretvoriti v digitalno vezje, opisano v jeziku VHDL. Algoritem, pretvorjen v VHDL, smo implementirali na programirljiv sistem na integriranem vezju, ki je vgrajen v kameri Velociraptor, podjetja Optomotive. 
Naloga algoritma je, da na digitalni sliki poišče območja, ki so sestavljena iz večjega števila sosednjih si slikovnih točk s podobnimi lastnostmi (svetlost) in jim določi center. Vhodni podatki v algoritem so surove sivinske slike, ki jih dobimo iz senzorja kamere. Izhodni rezultat algoritma so centri in še nekatere druge lastnosti objektov, ki se nahajajo na vhodni sliki. Pri obdelavi slike na osebnem računalniku to vzame veliko časa in sistemske moči, na drugi strani pa imamo kamero z zmogljivim vezjem FPGA in optičnim senzorjem, ki omogoča zajemanje do 330 slik na sekundo pri polni ločljivosti. Z implementacijo algoritma na FPGA kamere bo bolje izkoriščen celoten potencial kamere in razbremenjen osebni računalnik. Paralelizacija algoritma bo skrajšala čas obdelave slike, kar bo omogočalo večje število obdelanih slik na sekundo in izračun rezultatov v realnem času.</dc:description><dc:date>2016</dc:date><dc:date>2016-09-14 10:55:00</dc:date><dc:type>Diplomsko delo/naloga</dc:type><dc:identifier>85183</dc:identifier><dc:language>sl</dc:language></rdf:Description></rdf:RDF>
