<?xml version="1.0"?>
<rdf:RDF xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:dc="http://purl.org/dc/elements/1.1/"><rdf:Description rdf:about="https://repozitorij.uni-lj.si/IzpisGradiva.php?id=30069"><dc:title>Izvedba zgoščevalnih funkcij Keccak z digitalnim vezjem</dc:title><dc:creator>ČRNKO,	ŽIGA	(Avtor)
	</dc:creator><dc:creator>Trost,	Andrej	(Mentor)
	</dc:creator><dc:subject>Keccak</dc:subject><dc:subject>SHA-3</dc:subject><dc:subject>zgoščevalna funkcija</dc:subject><dc:subject>kriptografija</dc:subject><dc:subject>digitalno vezje</dc:subject><dc:subject>kriptografska zgoščevalna funkcija</dc:subject><dc:subject>Verilog</dc:subject><dc:description>Pričujoče delo podaja možno zasnovo Keccak zgoščevalne funkcije za implementacijo v digitalnem vezju. Cilj naloge je bila zasnova hitre parameterizirane Keccak zgoščevalne funkcije v HDL jeziku Verilog, katere specifične lastnosti in instanco Keccak funkcije bi uporabnik izbral ob integraciji v sistem. Pri tem so parametri, ki zadevajo sistem, širina vhodnega vodila ter število medpomnilnikov, ostali parametri pa določajo lastnosti same Keccak funkcije.
V delu so na začetku predstavljene splošne zahteve in lastnosti kriptografskih zgoščevalnih funkcij, sledi pa podroben opis delovanja Keccak algoritma in uporabljene konstrukcije spužve. V praktičnem delu je podana arhitektura zasnove in zahteve, ki smo jih morali upoštevati pri gradnji, nakar sledi opis lastnosti in delovanja vezja. Kot končni produkt diplomske naloge so prikazani rezultati sinteze za primere FPGA in ASIC vezij ter analizirani vplivi različnih parametrov na velikost in frekvenco nastalega vezja.</dc:description><dc:date>2014</dc:date><dc:date>2014-12-19 13:55:02</dc:date><dc:type>Diplomsko delo</dc:type><dc:identifier>30069</dc:identifier><dc:language>sl</dc:language></rdf:Description></rdf:RDF>
