<?xml version="1.0"?>
<rdf:RDF xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:dc="http://purl.org/dc/elements/1.1/"><rdf:Description rdf:about="https://repozitorij.uni-lj.si/IzpisGradiva.php?id=162598"><dc:title>Razvoj sistema za obdelavo video toka z nizko latenco</dc:title><dc:creator>GANIĆ,	LUKA	(Avtor)
	</dc:creator><dc:creator>Ilc,	Nejc	(Mentor)
	</dc:creator><dc:creator>Pilipović,	Ratko	(Komentor)
	</dc:creator><dc:subject>obdelava video toka</dc:subject><dc:subject>sistem na čipu</dc:subject><dc:subject>FPGA</dc:subject><dc:description>V diplomski nalogi je opisan pristop k procesiranju slike z uporabo arhitekture UltraScale+ podjetja AMD Xilinx. Na praktičnem primeru je predstavljena uporaba heterogenega sistema, ki zajema visoko-prepustni vhod/izhod, grafično procesno enoto in programirljivo polje logičnih vrat FPGA. Preučevanje sistema in reševanje problema je potekalo v dveh delih. Najprej je bila potrebna vzpostavitev cevovoda slike: zajem slike, shranjevanje slike in prikaz na standardnem izhodu. V drugem delu je bilo razvito jedro IP, ki lahko na zaslon izriše različne geometrijske like in izvaja barvne manipulacije video toka. Rezultati so pokazali, da je lahko s pomočjo sistema na čipu dosežena zakasnitev obdelave video toka, manjša od ene milisekunde. Programirljivo vezje se je ob sodelovanju s procesorskim sistemom izkazalo za izjemno hitro in energetsko učinkovito orodje za obdelavo video toka.</dc:description><dc:date>2024</dc:date><dc:date>2024-09-25 14:35:00</dc:date><dc:type>Diplomsko delo/naloga</dc:type><dc:identifier>162598</dc:identifier><dc:language>sl</dc:language></rdf:Description></rdf:RDF>
