Načrtovanje podvojevalnika napetosti v tehnologiji CMOSBarachini, Andrej (Avtor) Sešek, Aleksander (Mentor) CMOSčrpalka nabojapodvojevalnik napetostiESDintegrirano vezje ASICGeneracija napetosti nad napajalno napetostjo je pogosta zahteva pri načrtovanju integriranih vezij, saj je potrebna za pravilno delovanje trajnih pomnilnikov, komunikacije in senzorjev. V tej nalogi obravnavamo načrtovanje kapacitivnega podvojevalnika napetosti oziroma črpalke naboja v tehnologiji CMOS za majhna bremena. V nalogi so predstavljene omejitve tehnologije, osnove kapacitivnih pretvornikov napetosti, ocenjena je primernost obstoječih topologij ter predstavljene predlagane spremembe izbrane topologije za višjo zanesljivost. Ker je v našem primeru izhod črpalke priključen na izhodni priključek čipa, se srečamo tudi z nevarnostjo poškodbe zaradi elektrostatične razelektritve (ESD), zato je bilo potrebno načrtati ustrezno zaščito. Kot zadnje, je k osnovni celici črpalke naboja dodana še regulacija, s katero lahko bolje nadziramo pridobljeno napetost, tudi v primeru variacije bremen in vhodne napetosti - tu so predstavljene različne metode regulacije ter primerjava njihovih prednosti in slabosti. Integrirano vezje črpalke naboja je bilo načrtano v 180 nm tehnologiji CMOS in je uporabljeno za generacijo zaporne napetosti polja fotodiod. Delovanje je bilo preverjeno s simulacijo v programskem paketu Cadence.20242024-03-29 06:50:01Magistrsko delo/naloga155390sl