FPGA implementacija dvožičnih asinhronih vezijNadrag, Gal (Avtor) Sešek, Aleksander (Mentor) Asinhrona logikaDigitalna logikaFPGAV magistrskem delu obravnavamo asinhrona sekvenčna vezja in njihovo implementacijo na FPGA vezijh. Povzamemo teoretično ozadje asinhronih vezij ter modele, ki jih uporabljamo, da zagotovimo pravilno delovanje takšnih vezij. Nato opišemo principe zasnove asinhronih vezij. Naštejemo in analiziramo različne načine asinhronega prenosa in procesiranja podatkov. Razložimo tudi razlike v visoko-nivojskem opisu asinhronih in sinhronih vezij ter omejitve, ki jih moramo upoštevati, da naša vezja delujejo kakor si želimo. Opišemo tudi različne načine implementacije asinhronih vezij, kjer se podrobno posvetimo implementaciji v FPGA. Kot del magistrskega dela smo izdelali knjižnico za izdelavo asinhronih vezij v FPGA. Knjižnica vsebuje raznovrstne gradnike s katerimi lahko izdelamo poljubna asinhrona vezja. Poudarek je prenosljivost na različna FPGA vezja, zato uporabimo minimalno število komponent, ki so specifične določenim FPGA. Knjižnica deluje popolnoma brez časovnih predpostavk in brez ročnega postavljanja gradnikov. Prikažemo tudi meritve različnih asinhronih vezij realiziranih na FPGA, izdelanih z uporabo naše knjižnice. Uporabimo nabor vezij različnih kompleksnosti, da analiziramo prednosti in slabosti različnih izvedb asinhronih vezij v FPGA in jih primerjamo z enakovrednimi sinhronimi vezij. Asinhrona vezja implementirana v FPGA delujejo zanesljivo in dosežejo efektivne frekvence do 45MHz. Zasedejo znatno več prostora in so znatno počasnejša od enakovrednih sinhronih vezij.20232023-10-13 13:45:04Magistrsko delo/naloga151636sl