Visokonivojska sinteza vezij za obdelavo video signala na programirljivih napravahBabnik, Tilen (Avtor) Žemva, Andrej (Mentor) Trost, Andrej (Komentor) HLSFPGAsintezaRTL arhitekturalokalna sitaslikovna točkakonvolucijaVGADiplomsko delo se osredotoča na visokonivojsko sintezo algoritmov za obdelavo video signalov, prilagojenih za programirljiva FPGA vezja. Natančneje, delo obravnava razvoj in sintezo algoritma za linearno lokalno obdelavo video signala, z uporabo visokonivojskega jezika C++. Nastali algoritem je prilagojen v tri različna linearna lokalna sita, ki so nato implementirana na FPGA vezje razvojne plošče MiniZed. Primarni cilj te diplomske naloge je izkoristiti zmogljivosti C++ za ustvarjanje vsestranskega algoritma, ki ga je mogoče enostavno sintetizirati v različna linearna lokalna sita z manjšimi prilagoditvami osnovne C++ kode. Uvodni del podaja pregled uporabe visokonivojske sinteze pri razvoju in oblikovanju digitalnih vezij za implementacijo na FPGA vezja. Na kratko je obravnavana arhitektura in razpoložljiva sredstva FPGA, za izvajanje sistemov video obdelave. V nadaljevanju je obravnavana uporaba orodja Vivado HLS, s poudarkom na optimizacijskih metodah in direktivah, uporabljenih v tem delu, za izdelavo linearnega lokalnega algoritma za obdelavo slik. Razvoj algoritma je opisan v dveh poglavjih. Prvo poglavje obravnava ustvarjanje in sintezo algoritma za predpomnjenje slikovnih točk z uporabo dveh različnih pristopov. Prvi pristop uporablja pomnilnike BRAM, drugi pa uporablja pomikalne registre. V obeh primerih zasnovana algoritma zagotavljata prilagodljivost, saj omogočata enostavno prilagajanje velikosti okna in dimenzij obdelane slike. Rezultate sinteze so nato analizirani in primerjani med obema pristopoma. Naslednje poglavje se osredotoča na algoritem za izračun konvolucije, ki je prav tako zasnovan za omogočanje enostavnih sprememb funkcionalnosti. Ta algoritem je v nadaljevanju prilagojen za implementacijo treh različnih linearnih lokalnih sit za zaznavanje robov, glajenje in ostrenje slike. Rezultati sinteze na koncu pokažejo, da ciljno FPGA vezje ni zmožno implementirati sit za večino standardnih prikazov VGA. Na koncu so razviti algoritmi sintetizirani in implementirani na ciljno FPGA vezje. Kljub obetavnim rezultatom med sintezo, ki kažejo na ustreznost sintetizirane RTL arhitekture, večina sit med dejansko implementacijo ne izpolnjuje zahtevanih časovnih omejitev.20232023-09-22 10:55:01Diplomsko delo/naloga150755sl