Implementacija procesorja po specifikaciji RISC-V v vezju FPGATIŠLER, MITJA (Avtor) Bulić, Patricio (Mentor) RISC-VFPGAdigitalno načrtovanjeVHDLVečina danes najbolj uporabljanih ukaznih arhitektur je lastniških, kar predstavlja oviro za njihovo uporabo v znanosti, raziskavah in izobraževanju. Poleg tega te arhitekture zaradi združljivosti z njihovimi preteklimi različicami niso optimalne. RISC-V je za razliko od teh odprtokodna ukazna arhitektura in je zasnovana modularno, z obvezno uporabo ene od štirih baznih različic in z opcijskimi razširitvami. V diplomskem delu smo procesor s to ukazno arhitekturo opisali v strojno-opisnem jeziku VHDL in implementirali v vezju FPGA, pojasnili razloge za izbrane načrtovalske odločitve ter preizkusili zmogljivost implementacije. Procesor je možno programirati prek vmesnika UART, medtem ko vsebino programsko dostopnih registrov prikazujemo na zaslonu s pomočjo krmilnika VGA.20232023-05-23 15:20:00Diplomsko delo/naloga146304sl