<?xml version="1.0"?>
<rdf:RDF xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:dc="http://purl.org/dc/elements/1.1/"><rdf:Description rdf:about="https://repozitorij.uni-lj.si/IzpisGradiva.php?id=124547"><dc:title>MASIVNO VZPOREDNE BINARNE NEVRONSKE MREŽE ZA PROGRAMIRLJIVA VEZJA</dc:title><dc:creator>MUROVIČ,	TADEJ	(Avtor)
	</dc:creator><dc:creator>Trost,	Andrej	(Mentor)
	</dc:creator><dc:subject>binarne nevronske mreže</dc:subject><dc:subject>masivno vzporedne nevronske mreže</dc:subject><dc:subject>robno računalništvo</dc:subject><dc:subject>robna obdelava podatkov</dc:subject><dc:subject>FPGA</dc:subject><dc:subject>kombinacijska vezja</dc:subject><dc:description>Načrtovanje učinkovitih algoritmov strojnega učenja za obdelavo podatkov na
robu je v zadnjih letih v ospredju akademskega in industrijskega raziskovalnega
dela. Da bi zadostili zahtevam aplikacij in omejitvam strojne opreme na robu
(zakasnitev, poraba, velikost), so razvili binarne nevronske mreže ter njihove masivno
vzporedne različice. Binarne nevronske mreže, izvedene v čisto kombinacijskih
oziroma asinhronih vezjih, zagotavljajo učinkovito porabo virov in izjemne
hitrosti. V disertaciji podrobno opisujem in raziskujem vzporedne kombinacijske
binarne nevronske mreže za programirljiva vezja FPGA in njihovo uporabo v
aplikacijah robnega računalništva, kar vključuje učenje, gradnjo in implementacijo
mrež. Razvil sem orodje za visokonivojsko sintezo strojno opisne kode vezij
masivno vzporednih binarnih nevronskih mrež. Orodje omogoča hitro učenje
in gradnjo za poljubno učno množico oziroma aplikacijo. Z uporabo razvitega
orodja sem zgradil, naučil in sintetiziral mreže za primere robnih aplikacij, kot
so strojni vid, razvrščanje internetnih paketov ter eksperimentalno fiziko. Sinteza
pokaže, da MPBNN dosegajo zakasnitve pod 30 ns za vse primere aplikacij,
kar omogoča hitro razvrščanje v robnih sistemih obdelave podatkov. Poleg
tega je močnostna poraba nižja, kot v primerljivih delih kvantiziranih nevronskih
mrež. Število potrebnih vpoglednih tabel za vse primere ne preseže 60 tisoč, kar
omogoča implementacijo v nižjem cenovnem razredu čipov FPGA. Sintetizirane
mreže so v primerjavi z bolj zmogljivimi mrežami po številu plasti in nevronov
med manjšimi. Tako prejšnja dela, kot tudi sam ugotavljam, da je potrebno razviti
nove arhitekture vezij oziroma optimizacijske tehnike za zmanjšanje velikosti
logike. Zaradi tega sem razvil, opisal in vgradil v orodje tri nove optimizacijske
algoritme, ki omogočajo izvedbo bolj učinkovitih vezij za vzporedne binarne
mreže. Prvi algoritem išče podobnosti med utežmi nevronov, da zmanjša število
potrebnih seštevalnikov. Rezultati kažejo, da predlagana optimizacija v primerjavi z neposredno izvedbo, doseže izboljšavo v velikosti logike za 24.7 % pri vezju
za strojni vid, 39.9 % pri vezju za eksperimentalno fiziko in 38.1 % pri vezju za
razvrščanje omrežnih paketov. Poleg tega je mogoče opaziti izboljšave močnostne
porabe od 37.5 % do 51.9 %. Za preizkus drugega algoritma, ki išče podobnosti
med zaporednimi nevroni, sem mreže zgradil specifično za aplikacije razvrščanja
internetnih paketov. Majhne mreže sem naučil na bazah NSL-KDD ter UNSWNB15
in dosegel točnosti od 77.77 % do 98.96 %, ki so primerljive s podobnimi
deli. Sinteza pokaže, da takšne optimizirane mreže porabijo od 8606 do 17990
vpoglednih tabel ter imajo zakasnitev do 19 ns, kar omogoča uporabo v modernih
hitrih internetnih omrežjih. Za preizkus tretjega algoritma, ki združuje skupke
nevronov, sem razvil celoten postopek zaznave ladij iz satelitskih slik. Postopek
vključuje algoritme predobdelave, koraka sklepanja kombinacijskih mrež na
FPGA ter algoritme poobdelave. Vezje doseže zakasnitev do 38.2 ns z 0.425 W
porabe in samo 19000 vpoglednih tabel. To omogoča uporabo vezja v poceni
FPGA sistemih in z visokim številom sličic na sekundo.</dc:description><dc:date>2021</dc:date><dc:date>2021-01-31 17:40:01</dc:date><dc:type>Doktorsko delo/naloga</dc:type><dc:identifier>124547</dc:identifier><dc:language>sl</dc:language></rdf:Description></rdf:RDF>
