<?xml version="1.0"?>
<rdf:RDF xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:dc="http://purl.org/dc/elements/1.1/"><rdf:Description rdf:about="https://repozitorij.uni-lj.si/IzpisGradiva.php?id=124077"><dc:title>Dinamični model električnega pogona na FPGA arhitekturi</dc:title><dc:creator>FURLANI,	TAN	(Avtor)
	</dc:creator><dc:creator>Fišer,	Rastko	(Mentor)
	</dc:creator><dc:subject>modeliranje</dc:subject><dc:subject>HIL testiranje</dc:subject><dc:subject>nelinearni dvoosni model</dc:subject><dc:subject>strojna koda</dc:subject><dc:subject>FPGA.</dc:subject><dc:description>V magistrskem delu je predstavljena zasnova nelinearnega simulacijskega modela električnega pogona blagega hibrida podjetja Mahle d.o.o. Model mora biti kompatibilen za generacijo strojne kode, s katero lahko konfiguriramo FPGA. To pomeni, da je primeren za izdelavo HIL simulatorja, s katerim bo mogoče  preverjanje delovanja nizkonapetostnih krmilnih naprav.
Uvodni poglavji nas uvedeta v obravnavano tematiko, navedeta ključne razloge za uvedbo nove oblike testiranja naprav ter njegove prednosti. Razložita tudi princip delovanja testov in primer, na katerem temelji pričujoče zaključno delo. 
V naslednjem poglavju opišemo sistem naprav, ki ga želimo simulirati. njegovo delovanje ter matematično opišemo sistem s pomočjo fizikalnih zakonov.
Četrto poglavje predstavi izdelavo zveznega simulacijskega modela sistema v programskem okolju Simulink. Pri zasnovi motorja opišemo tudi obdelavo nelinearnih podatkov iz FEM analize, ki jih nato vključimo v model. Na koncu poglavja so predstavljeni še poteki simulacije izdelanega zveznega modela.
V petem poglavju opišemo optimizacijske postopke, kot so digitalizacija količin ter diskretizacija simulacijskega časa, ki so potrebni za kompatibilnost modela za generiranje strojne kode, s katero lahko programiramo FPGA. Model simuliramo ter poteke primerjamo z zveznim modelom.
V nadaljevanju pokažemo potek generacije VHDL kode iz modela ter omejitve pri tem postopku. Generirano kodo naložimo na FPGA ploščo ZedBoard in preverimo njeno delovanje.
V zaključni besedi ocenimo uspešnost pridobljenih rezultatov ter opišemo nadaljnje delo.</dc:description><dc:date>2020</dc:date><dc:date>2020-12-24 14:40:00</dc:date><dc:type>Magistrsko delo/naloga</dc:type><dc:identifier>124077</dc:identifier><dc:language>sl</dc:language></rdf:Description></rdf:RDF>
