<?xml version="1.0"?>
<rdf:RDF xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:dc="http://purl.org/dc/elements/1.1/"><rdf:Description rdf:about="https://repozitorij.uni-lj.si/IzpisGradiva.php?id=100568"><dc:title>Večkanalni signalni generator na merilni napravi STEMlab</dc:title><dc:creator>MAVSAR,	MATIJA	(Avtor)
	</dc:creator><dc:creator>Trost,	Andrej	(Mentor)
	</dc:creator><dc:subject>STEMlab</dc:subject><dc:subject>signalni generator</dc:subject><dc:subject>FPGA</dc:subject><dc:subject>SystemVerilog</dc:subject><dc:description>Za razvoj in raziskovanje je na področju elektrotehnike potrebna natančna
in zmogljiva merilna oprema. Naprava STEMlab podjetja Red Pitaya združuje
osciloskop in signalni generator z možnostjo programiranja FPGA vezja ter procesorja,
s čimer je mogoče napravo prilagoditi zahtevam uporabnika. Signalni
generator je v osnovi omejen na dva kanala, zato smo ga želeli nadgraditi in število
kanalov povečati. V magistrski nalogi je opisan postopek priprave naprave
in spreminjanja kode na različnih nivojih. Uspešno smo implementirali poljubno
število kanalov, omogočili aritmetične operacije med njimi in tudi dodali možnost
izbire vhodnih signalov kot operandov. Spremembe smo implementirali na nivojih
strojno opisnega jezika, API vmesnika in SCPI strežnika (jezika C ter Python).</dc:description><dc:date>2018</dc:date><dc:date>2018-03-29 10:10:03</dc:date><dc:type>Magistrsko delo/naloga</dc:type><dc:identifier>100568</dc:identifier><dc:language>sl</dc:language></rdf:Description></rdf:RDF>